北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
Intel Details Sapphire Rapids Xeon at Architecture Day 2021(ServerTheHome)
Intel Advances Architecture for Data Center, HPC-AI and Client Computing(Intel)
Intel Architecture Day 2021(Intel)

IntelはArchitecture Day 2021で2022年のXeon CPUとなる“Sapphire Rapids”の情報を明らかにした。

“Sapphire Rapids”は“Alder Lake”のP-coreである“Golden Cove”をベースとし、Intel 7プロセスで製造される。“Alder Lake”の“Golden Cove”コアとの相違点はL2 cacheが1.25MBから2MBに増強されている点、Advanced Matrix Extensions (AMX) を有効にした点が挙げられる。

L3 cacheの総量は最大で100MBを超えるが、コアあたり3MBだとしても56-coreで168MBとなるため、今回の情報では“Sapphire Rapids”のL3 cacheがコアあたりいくらなのかはわからない。
 
メモリは8ch DDR5に対応。I/OはPCI-Express 5.0とCXL 1.1に対応する。

“Sapphire Rapids”はこれまでの情報でMulti dieとされてきた。そして今回のIntel Architecture Day 2021でその実装方式も明らかにされた。一言で言うとEMIBを用いた“Naples”方式である。4つのダイそれぞれにCPU core、メモリコントローラPCI-ExpressおよびCXL等のI/Oコントローラを備える。初代EPYCと“Naples”と異なるのはそれぞれのダイがEMIBを用いて接続される点にある。EMIBを用いるため、サブストレート上で相互にダイを接続していた“Naples”より異なるダイへのアクセスは有利となると予想される。

※正確にはEMIBと明記されていないが、“Ice Lake”から“Sapphire Rapids”でMulti-tile設計になったことを表す図で、“Sapphire Rapids”の基板にいかにもそれらしい橙色の小さなチップがあるので、おそらくEMIBと推定される(Foverousの派生の可能性もありそうだが)。

“Rome / Milan”と異なり、I/Oが4つのダイに分散して配置されるため、ダイ数を減らすとI/Oも減少する。これを回避するためかどうかはわからないが、“Sapphire Rapids”の世代ではよりコア数の少ないモノリシックデザインのダイもあるという情報があるが、今のところ噂止まりである。

また“Sapphire Rapids”がHBMを別に接続できることも公式に明らかになった。4つのダイそれぞれにHBMが搭載され、図としてはかなり重厚なものとなっている。
関連記事



○Amazon売れ筋ランキング CPU メモリ グラフィックカード マザーボード SSD 電源

コメント
この記事へのコメント
183378 
さすがはIntelやることが大人げない(誉め言葉
こうやってIntelがバンバンとコストを二の次にしていろいろ出してくると、まだまだAMDも苦労が続きそうですな
2021/08/20(Fri) 03:27 | URL | LGA774 #-[ 編集]
183386 
GoldenCove56CよりGracemont192Cとかのほうがサーバにはいいんじゃないかなとも思える
2021/08/20(Fri) 07:44 | URL | LGA774 #-[ 編集]
183391 
こういう豪華なCPUを待ってました。組みたい、出るのが待ち遠しい。願わくは、CoreXに降りて来るであろうのも、EMIBやHMBを採用した豪華仕様であって欲しい。
2021/08/20(Fri) 10:40 | URL | LGA774 #-[ 編集]
183395 
別ダイへのアクセスは性能よりか消費電力の低減のほうがメリットありそう
2021/08/20(Fri) 10:56 | URL | LGA774 #-[ 編集]
183412 
モノリシックなコア数3桁のGracemontが見てみたい感はある
サーバにはAVX2もあれば大体十分そうだし
Gracemontの128C128Tくらいならモノリシックでも何とかなるでしょ
2021/08/20(Fri) 23:27 | URL | LGA774 #-[ 編集]
183421 
初代AMD Epycの場合、I/Oとメモリーチャンネルを減らさないため
下位SKUでも4ダイ構成が維持されている
最下位SKUは8コア(1core/CCX x 8 CCX)とかだったはず

EMIBの採用の最大の利点は消費電力では
AMD Epycは2 pJ/bとかで、電力食いすぎ

なぜかGracemont多コア構成を推す声があるが理解に苦しむ
まずE-Core多コアはAtom-C/Pの領域(通信系)だし
E-CoreだとNeoverse N系と比べ性能が同等で消費電力で
完敗するので存在意義がない
E-Core/Noeverse Nクラスの100コアはAmpere Astraが実現済み
2021/08/21(Sat) 03:29 | URL | LGA774 #-[ 編集]
183428 
EMIBの最大のメリットはコストを減らせることだったはず
2021/08/21(Sat) 12:50 | URL | LGA774 #-[ 編集]
183448 
日本企業にはオンプレミス環境がかなり残っていて、
機器のリプレースサイクルも遅い傾向にある。
このせいで一向にリモートワークが普及しないというよりも出来ないくらいだ。

基本的にこれらの企業は保守的だから抜本的な変更ではなく、
ハードウェアのリプレースのみで終わらせたいっていう需要はとても多い。
そうなるとISAが異なるNeoverseは論外だしSapphire Rapidsは過剰性能かつ
消費電力に難があるケースが多いと思われる。
なので低消費電力なサーバーCPUが欲しいってのは理解できる。
AtomPはさすがに貧弱すぎてそういった需要は満たせないからね。
ぶっちゃけRyzenTRでいいと思うんだけど日本のベンダーはAMD嫌いだよね~
2021/08/22(Sun) 14:45 | URL | LGA774 #-[ 編集]
183454 
> EMIBの最大のメリットはコストを減らせることだったはず

EMIBがコストでAMDに勝てないのはkaby-Gで証明して見せたでしょ?
2021/08/22(Sun) 19:32 | URL | LGA774 #-[ 編集]
183462 
>183454
4年も前の話では何とも
2021/08/24(Tue) 02:37 | URL | LGA774 #-[ 編集]
183467 
AMDがコストで買ってるなら今頃HBM搭載品がどんどん出てると思うんですが?
2021/08/24(Tue) 09:45 | URL | LGA774 #-[ 編集]
183491 
>183454
EMIBのコスト優位って、小さなシリコン片でダイの間を橋渡しする構造だから、大きなシリコンの土台にダイを乗せる従来の2.5Dより原価が安いって話なのに、ちょっと飛躍しすぎじゃない?
2021/08/25(Wed) 09:28 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)