北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
IEDM 2022: Did We Just Witness The Death Of SRAM?(WikiChip)
TSMC's 3nm Node: No SRAM Scaling Implies More Expensive CPUs and GPUs(Tom's Hardware)

第68回IEEE International Electron Devices Meeting (IEDM) が開催された。
今回もまた興味深い論文が多数明らかにされたが、TSMCの論文の1つが悪いニュースを持ってきた。それは今後のプロセスシュリンクにおいて、ロジックはまだスケーリングが見込まれるものの、SRAMは既にスケーリングが望めないというものだった。
 
カンファレンスではTSMCはN3世代の基本となるN3Bとその拡張版であるN3Eについて講演した。N3EはN3Bのシュリンクを若干緩めたものである。そしてここからが興味深くも悪いニュースであるが、新しいN3Eでは高密度のSRAM bitcell sizeが全く縮小していないのである。N3EのSRAM bitcell sizeは0.021μm2で、N5のそれと全く同じである。N3BのSRAM bitcell sizeは0.0199μm2で、わずか5%の縮小である。

この話は非常に悪いニュースである。N3BとN3Eはそれぞれ1.7倍ないしは1.6倍のトランジスタ密度の増加を実現するが、ことSRAMに関しては1.05倍ないしは1.0倍にとどまる。TSMCはSRAM bitcellの密度を高められるN3の派生プロセスをどこかで投入する模様で、ここでいくらかのSRAMのスケーリングが見込まれるものの、これまでのようなSRAMの劇的なスケーリングはもはや望めない。

SRAMのスケーリングの崩壊はTSMCに限った話ではない。SRAMのスケーリングの鈍化は前々から指摘されてきたものだ。例えばIntelであるが、今のところはSRAM bitcellの縮小が続いているものの、Intel 4プロセスでのSRAMの縮小率はこれまでの0.5~0.6倍から0.7~0.8倍に鈍化している。

先日発表されたRadeon RX 7900 XTX / 7900 XTに使用されている“Navi 31”はGraphics Compute Die (GCD) がTSMC N5、Memory Cache Die (MCD) がTSMC N6で製造されている。Infinity CacheはGCDではなくMCDに載せられている。この理由としてSRAMのシュリンクの鈍化が触れられていたように記憶しているが、今年のIEDMでそれが明確な形で論文にされたようだ。

TSMCの場合N7世代からN5世代はなんとか縮小したがN3世代では縮小は望めない。SRAMの密度を向上したN3の派生プロセスを用意するらしいが、これまでのような劇的なエリアサイズの縮小は期待できないだろう。IntelもSRAMの縮小率が鈍化しており、いずれTSMCと同様の事態に陥ることは想像に難くない。

ではこの問題についてどう対処するか。もはや過去のようなSRAMのダイエリアの縮小は見込めない。
可能性としてSRAMに変わるメモリアーキテクチャの導入が上げられており、MRAM, FeRAM, NRAM, PRAM, STT-RAM, PCMなどが挙げられている。IntelもProcessorへの不揮発メモリの搭載の研究は行っているようで、先日のIEDMでも言及があった(「忘れないトランジスタ」という表現が使われていたが、おそらく不揮発メモリを示しているものと思われる)。だが、これらもSRAMの直接の置き換えには至らないだろうと見込まれており、性能よりも大容量を重視する場面―L4 cacheやL5 cacheという形で使われるのではないかと見込まれる。
関連記事



○Amazon売れ筋ランキング CPU メモリ グラフィックカード マザーボード SSD 電源

コメント
この記事へのコメント
192565 
シリコンの終わりが近付いている。
8K240fpsを出すには現状最速のGPUである7900XTXからさらに10倍以上の性能が必要だが、到達出来るのか…。
2022/12/18(Sun) 01:28 | URL | LGA774 #-[ 編集]
192567 
まぁサイズ縮小しないならNANDやDRAMと同様、スタックするしかない。AMDの採った手段は今後普通になっていくだろう。
というかロジックだって将来的にはスタックに向かおうとしてるし。

貼り合わせるか、半導体プロセスで二階建てまでやるかは研究途上のようだが、歩留まり的には貼り合わせる方が普及しそう。
2022/12/18(Sun) 01:40 | URL | LGA774 #-[ 編集]
192570 
>忘れないトランジスタ

ナイト・トゥ・リメンバー
ならぬ、
トランジスター・トゥ・リメンバー

どんだけロマンチックな時間を過ごしたんだよw
2022/12/18(Sun) 01:58 | URL | LGA774 #-[ 編集]
192571 
爆熱SRAMをスタックするとなると
冷却問題にぶち当たるが
どう対処するか見ものですね
2022/12/18(Sun) 02:15 | URL | LGA774 #-[ 編集]
192574 
L1、L2まではダイに入れ込んで、L3はインターポーザ作って上に好きなだけ貼り付ければイケる、特にEPYC、APUもモノリスの上にL3貼り付けたのを早く出して
シリコンは終わらない、やれることはまだある、HBMをダイの横に置くだけ、Apple silicon=TSMC(DDR4だかDDR5)は既にやっているわけだし

...5年先は知らん
2022/12/18(Sun) 07:31 | URL | 名無しです #-[ 編集]
192575 
キャッシュサイズは検索速度とトレードオフだったような
シングルコアを諦めてマルチコア化したように、キャッシュの階層を増やしてソフト側の努力で隠蔽するようになると予想
2022/12/18(Sun) 07:35 | URL | LGA774 #-[ 編集]
192577 
自分の半導体知識は少々古いので現在の高周波特性や信頼性等は知らないが
まだCPUに使用されるSRAMは今も6Tなんだろうか?4Tなら縮まないだろうけど
6Tが縮まらないのならいよいよ厳しそう。
AMDのRyzen登場時や2,3年位前のIMECで新しい構造のSRAMセルを見た気がするが。

1Tみたいにキャパシタ入れなきゃいけない様なのはプロセスが違ってくるし
何よりref制御時間も必要になるからパフォーマンス向けにはダメでしょうけど。
2022/12/18(Sun) 08:52 | URL | LGA774 #-[ 編集]
192578 
チップレットとInfinity Fabricのようなダイ間通信がサブ5nmのプロセスを経済的に利用する必要条件になる
2022/12/18(Sun) 09:54 | URL | LGA774 #-[ 編集]
192580 
SRAM(=フリップフロップ回路)もトランジスタを使ったロジック回路なのに
なぜ縮小できないのだろうか
2022/12/18(Sun) 12:09 | URL | LGA774 #-[ 編集]
192582 
微細化は捗らずコストばかり跳ね上がる流れどうなるでしょうね。どこかで下のクラスに使えなくなりそうです
2022/12/18(Sun) 14:43 | URL | LGA774 #-[ 編集]
192583 
> 192580 
フリップフロップ単体と異なり、SRAMでは多数のセルに信号を届けるワード線・ビット線が長いわけだが、その線の電気抵抗が、微細化で急激に増大することが原因。
各線の電気抵抗が増す=電圧降下のばらつきが増し、それは、メモリセル動作に必要な電圧を供給できなくなる部分が出るということ。だから、配線を2つ重ね抵抗を減らすなど行って、どのメモリセルに対しても適切な電圧を供給できるようにしてるわけだが、そういった配線を太くする工夫が必要なことが、微細化を難しくする理由。
下記記事の7nmや5nmでは色々アイデアが出たのだろうが、N3世代に向けて、そういった工夫のネタが尽きてきたんじゃなかろうか。
(参考)
・SRAMの微細化と電気抵抗と工夫の話:
https://pc.watch.impress.co.jp/docs/column/semicon/1044544.html
・SRAM動作で各線の電圧条件が非常に重要という話:
https://www.research.oit.ac.jp/oitid/archive/2020/seeds/seeds-4090/
2022/12/18(Sun) 14:45 | URL | LGA774 #-[ 編集]
192584 
ライバル不在だと無理する必要がない
3Dのほうが単価も上がるし
2022/12/18(Sun) 15:47 | URL | LGA774 #-[ 編集]
192585 
今でもプロセッサに使うのは6T-SRAMですよ。
これは原理的にはインバータの入力容量の電荷でデータを記憶していますが、微細化すると保持する電荷が小さくなりすぎて、最小のトランジスタでは動作できなくなります。
仕方が無いのでトランジスタサイズ大きくすると、微細化しても面積小さくならなくなる。

16nm~3nmまでのFinFET世代はこの辺の設計自由度がほとんどないので、SRAM側ではどうしようもなく、とうとう3nmで微細化できなくなった形ですね。
一方2nm以降はシートトランジスタとか、埋め込み電源とか、CFETなんかは、SRAMも普通のトランジスタと同様に微細化できる技術です。
2022/12/18(Sun) 16:00 | URL | LGA774 #-[ 編集]
192587 
>192571
SRAMは全然爆熱じゃないよ
これ以上小さくならないなら熱密度も増えないし
冷やさなければならないのはロジック回路だろう
2022/12/18(Sun) 16:21 | URL | LGA774 #-[ 編集]
192588 
爆熱SRAMとは言うが、ざっくりとした話ではロジックの10分の1くらいの消費電力だと聞いた気がする。面積比だったと思うので、今は多少変わってきているかもしれんけど、スケーリングの鈍化を考えればロジックの方が更に高発熱化してるはず。

あと、今も6Tで良いはずですよ。
2022/12/18(Sun) 16:22 | URL | LGA774 #-[ 編集]
192590 
192580
電荷が抜けたらメモリにならないから
2022/12/18(Sun) 16:32 | URL | LGA774 #-[ 編集]
192591 
>8K240fpsを出すには現状最速のGPUである7900XTXからさらに10倍以上の性能が必要だが、到達出来るのか…。
そこに到達する意味は無いと思っている
8Kどころか4Kでさえ 「リニアと区別出来ないアップスケーリングであれば、それで十分。省電力ならもっと良し。」 というのが大勢を占めているし
正直に8Kをやっても、「区別できないし電気食うし馬鹿を見るだけ」 のような状況じゃあ・・・ねぇ

>だが、これらもSRAMの直接の置き換えには至らないだろうと見込まれており、性能よりも大容量を重視する場面―L4 cacheやL5 cacheという形で使われるのではないかと見込まれる。
いやいやいやw L0 とか L1の話だったはずですよ
L4 L5なら eDRAMで十分ですし、L2 L3は X3Dみたいな技術で補うとして、消去法で残るのはL0 L1
忘れるトランジスタ(セル)だから、1bit多セル化して複製ぐるぐる回すことで通電してる間は忘れない仕組み(SRAM)を構築している
おそらく、その仕組みがシュリンクに向いてないので 「他に変わるものは無いのか?」 って事なのかと
2022/12/18(Sun) 16:40 | URL | LGA774 #-[ 編集]
192594 
1T-SRAMかつる(遠い目)
2022/12/18(Sun) 19:05 | URL | LGA774 #-[ 編集]
192597 
nand でやった様にbics構造になったりして
2022/12/18(Sun) 22:37 | URL | LGA774 #-[ 編集]
192599 
8Kは通常のディスプレーであればオーバースペックだけどVRとかのHMDだと需要がある。
8K240fps出力と8KHMDどちらが先に実用化されるか分かりませんが。
2022/12/19(Mon) 01:07 | URL | LGA774 #-[ 編集]
192600 
?!SRAMに用いるFETはゲート総電荷が少ないときオン抵抗が上がるので、「電荷が少ないとオン/オフが出来なくはなる」けれど、「データの保持自体はVdd電圧さえ維持されてれば続く」はずだが。何か、DRAMと混同して、電荷でデータを保持してると勘違いしてる人が大勢居るぞ…。
SRAM(およびフリップフロップ)は、電荷ではなく電位差でデータが保持されてるんだぞ…。
2022/12/19(Mon) 01:08 | URL | LGA774 #-[ 編集]
192601 
1T-SRAM懐かしい

WiiUまで任天堂がeDRAM使って、まさかのIntel一瞬参戦後、IBMの14nmで途絶えた

IntelのeDRAMはもっと頑張って欲しかった
2022/12/19(Mon) 01:10 | URL | LGA774 #-[ 編集]
192602 
8Kは視野角100°を目指す技術なのでVRでは必要になると思う
一方で、視線を追って中心部以外の描写は省略するテクニックも併用されるはず

フレームレートに関しても、MicroLEDなら疑似インパルス駆動やPWMと同じ原理な発光時間による明るさの制御が取り入れられれば240fpsは必須じゃなくなる気もする
2022/12/19(Mon) 01:14 | URL | LGA774 #-[ 編集]
192605 
>192574
Appleは普通のDRAMを省スペース化のためにPoPで実装してるだけだぞ
PoPなのでSoC→普通の基板→DRAMだから積層とか特殊な技術は一切使用していない
殆どのスマホも同じことをやってるのをPCでもやっただけ
あれに性能面のメリットは無い

なぜか誤解してる奴が多いがAppleのM1が性能良かったのは、
単にシングルスレッド性能がPC用のCPUを上回ってるというだけの話
2022/12/19(Mon) 04:33 | URL | LGA774 #-[ 編集]
192607 
Intelは微細化によってTrよりも配線が厳しくなるのかなり以前から分かっていた節がある(配線材料とその技術にやたら苦心している)から、まあそういうことなんでしょう
それ以外の技術解決策としてFoverosも出てきたんでしょうけど
2022/12/19(Mon) 07:20 | URL | LGA774 #-[ 編集]
192612 
VRでの最終型は片目16K/360FPSくらいじゃなかった?
いっそ底なし沼のVRの未来を諦めて
未来の恐竜化に歯止めがかかるのならそれもアリかなぁ…
2022/12/19(Mon) 12:06 | URL | LGA774 #-[ 編集]
192620 
>192600
入門向けのSRAMの説明はそれであってるし、ずっと昔の設計はその通りでした。
でも実際のSRAMの微細化はRNM(Retention Noise Margin)をどう確保するかが問題です。
これがインバータゲートの電化に依存してるのです。
外乱ノイズ電荷や熱電荷に対して、ゲート電荷が十分大きくないといけない。
2022/12/19(Mon) 21:46 | URL | LGA774 #-[ 編集]
192622 
画期的な強誘電体セルが開発されれば、eDRAM(1T-SRAM)のリバイバルも有るか?
2022/12/20(Tue) 04:28 | URL | LGA774 #L6m4KOWY[ 編集]
192635 
eDRAMの夢がひろがりんぐ・・・だけど、微細化についていけないから姿を消したのが分かっているから、ロマン枠だよね。
2022/12/20(Tue) 11:31 | URL | LGA774 #-[ 編集]
192643 
M1は厳密にはLPDDRで通常のDDRに比べて消費電力抑えつつ高速ですね。
まぁメモリが高速になって恩恵大きいのはCPUよりi GPUですが
2022/12/21(Wed) 09:08 | URL | LGA774 #-[ 編集]
192698 
現行の6TなSRAMだと、どう足掻いても配線の割合が多くて、シュリンクは無理。

そうだと1Tr+1sell構造にしか、救いは無い。

個人的にはSOT-MRAMに期待したい。

電荷や磁化方式なsell以外の手段では、素材の変性を伴うから、どうしても速度や消費電力、耐久性に問題が出るからね。

ただSOT-MRAMは未だ未だ開発期間が必要なのがネックだが。
2022/12/23(Fri) 16:19 | URL | LGA774 #L6m4KOWY[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)