北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
◇3nmプロセス生産を立ち上げ
TSMC Ramps Up 3 nm Node Production(techPowerUp!)

DigiTimesによると、TSMCは3nmプロセスの大量生産に向け、生産ラインの立ち上げを開始した。3nmプロセスの大量生産は2022年を予定しており、そう遠い先のことではない。

3nmプロセスは300mmサイズの上はで55000枚をまず目指し、2023年には月100000枚に達する。またEUVマシンの購入を推進するとともに、TSMCは既に3nmプロセスの生産に必要な設備をすべて整えている。あとは3nmプロセスに関する詳細な情報が公式にリリースされるの待つばかりである。

現行の7nmプロセス世代の次の5nmプロセス世代のそのまた次の世代となるのが3nmプロセス世代である。その3nmプロセスの生産が既に立ち上げの段階に入り、2022年の大量生産を目指す模様である。
[TSMCの製造プロセスの話題2題―3nmプロセス生産を立ち上げ 他]の続きを読む
Intel 14nm and AMD/TSMC 7nm transistors micro-compared(HEXUS)
Intel 14 nm Node Compared to TSMC's 7 nm Node Using Scanning Electron Microscope(techPowerUp!)
14nm and 7nm are NOT what you think it is - Visiting Tescan Part 3/3(der8auer / YouTube)

名高いオーバークロッカーとして知られるder8auer氏がYouTubeで非常に興味深い検証を行っている。その内容はCore i9 10900KとRyzen 9 3950Xを比較するというもので、製造プロセスは前者がIntel 14nm+++、後者がTSMC 7nmとなる。そしてこれらを電子顕微鏡を用いて比較したのである。

Tescan labsでの電子顕微鏡スキャンを効果的なものにすべく、der8auer氏はL1 cacheの部分をスライスしている。
[Intel 14nmプロセスとTSMC 7nmプロセスを電子顕微鏡で比較した結果]の続きを読む
TSMC Details 3nm Process Technology: Full Node Scaling for 2H22 Volume Production(AnandTech)
TSMC Details 3nm N3, 5nm N5, and 3DFabric Technology(techPowerUp!)
TSMC Dishes on 5nm and 3nm Process Nodes, Introduces 3DFabric Tech(Tom's Hardware)
TSMC details its 3nm Process Technology - Mass Production Planned for 2022(OC3D)

TSMCは8月26日、Technology Symposiumを開催し、同社の7nm (N7) プロセス、5nm (N5, N4) プロセス、そして3nm (N3) プロセスの進捗状況について明らかにした。またプロセスノードに加え3DFabric technologyや、3nm以降にスケールイングを持続するための技術についてもいくらか明らかにした。
TSMCの計画では3nmプロセス (N3) の大量生産は2022年下半期に予定されている。

[TSMCの3nm (N3) プロセスは2022年下半期に大量生産予定]の続きを読む
TSMC Planning a 4nm Node that goes Live in 2023(techPowerUp!)
TSMC’s Enhanced 5nm Node Reportedly Being Prepped; Could Be Secured for Lucrative Clients Like Apple and Its A14 Bionic(WCCF Tech)

TSMCの5nmプロセスには3種類がある。1つめは標準的なもの(N5のことと思われる)、2つめはそれに続く改良型(WCCF TechではN5+と表記されているが、別の情報ではN5Pという表記も見られた)。そして3種類目は今回明らかにされた4nmプロセス―N4である。N4は2023年に大量生産を予定している。
[TSMCは2023年に5nmの派生ノードとして4nm (N4) を予定している]の続きを読む
TSMC 5 nm+ Node Manufacturing Goes High-Volume in Q4(techPowerUp!)

DigiTimesによると、TSMCは5nmプロセスの改良版である5nm+プロセスの大量生産開始を速ければ今年第4四半期に開始する予定であるという。
計画通り第4四半期に5nm+プロセスの大量生産が開始された場合、2021年初めに5nm+プロセスを使用したチップを見ることができるようになる。


5nmプロセスがN5と呼称されるので、5nm+プロセスは単純に考えればN5+となるだろうが、別の情報で、N5の性能向上版としてN5Pという名前も挙がっており、そちらを指している可能性もある。
現時点で、TSMC 5nmプロセスを使用するであろう製品はAMDの“Zen 4”、RDNA 3(?)、NVIDIAの“Hopper”となるだろうか。・・・というより、PCに使われる最先端の高性能チップはIntel製以外ほぼTSMC製造になっているのが現状である(GlobalFoundriesとSamsungが少しある位か。前者は“Zen 2”のI/Oダイ、後者はGP107に使われている)。

(過去の関連エントリー)
TSMCの“N5P”は“N7”比で84~87%増のトランジスタ密度を実現する(2020年3月24日)
TSMC: 3nm in 2021, and 5nm has satisfactory yields(Guru3D)
TSMC 3nm Process Packs 250 Million Transistors Per Square Millimeter(techPowerUp!)

TSMCのプロセスの微細化は止まらない。3nmプロセスは2021年に立ち上がる。また既に、AMDは5nmプロセスの使用を決定している。

TSMCのCEOであるCC Wei氏によると、5nmプロセスは既に大量生産に向かっており、Wei氏によれば2020年下半期に5nmプロセス「非常に速くスムースな立ち上がる」という。Mobile向けや5nmの迅速な立ち上げはMobile向けやHPC向けデバイスの旺盛な需要にも後押しされている模様だ。Wei氏は今年のウエハにおける売り上げのうち10%を5nmプロセスが占めると見込んでいる。また5nmプロセスは7nmプロセスや16nmプロセス、28nmプロセスのように長く使われるプロセスとなる。
[TSMCの3nmプロセス及び5nmプロセスの現状―3nmは2021年立ち上げ]の続きを読む
TSMC N5P 5nm Node Offers 84-87% Transistor Density Gain Over Current 7nm Node(techPowerUp!)
TSMC Details 5 nm(WikiChip)

TSMCは5nmプロセスのリスク生産を2019年3月より開始している。そしてこの第2四半期―4月ないしは5月が5nmプロセスの立ち上げの時期となる。今回はARM Techcon 2019や65th IEEE IEDM conference、ISSCC 2020から集めた情報を扱う。ただし、ISSCC 2020でのTSMCの論文は見つかっていない。

TSMCはまだN5プロセスの正確なデバイスサイズを明らかにしていないが、おそらく48nm poly pitch, 30nm metal pitchと予想される。この場合のトランジスタデバイス密度は171.MTr/mm2となる(N7は91.2MTr/mm2)。IEDMでTSMCはN5プロセスのトランジスタ密度について、現行のN7の1.84倍と明かした。我々の予測では1.87倍なので近い値であろうと推定される。
[TSMCの“N5P”は“N7”比で84~87%増のトランジスタ密度を実現する]の続きを読む
TSMC and Broadcom Enhance the CoWoS Platform with World's First 2X Reticle Size Interposer(techPowerUp!)

TSMCは3月3日、Boardcomとともに開発した改良型Chip-on-Wafer-on-Substrate (CoWoS) プラットフォームを発表した。改良型CoWoSは露光サイズの2倍のインターポーザをサポートし、そのサイズは約1700mm2となる。この次世代CoWoS interposer technologyは最先端のHPCシステムにおいて、劇的な演算能力の向上をもたらすという。次世代CoWoSはより多くのSoCをサポートするとともに、次世代製造プロセスである5nmプロセス (N5) にも対応する。
[TSMCとBroadcom、改良型CoWoSプラットフォームを発表]の続きを読む
◇3nmの進捗
TSMC on Track to Deliver 3 nm in 2022(techPowerUp!)

TSMCは12月6日、5nmプロセスの大量生産(High Volue Manufacturing(HVM))が来年第2四半期に開始されることを明らかにした。7nmプロセスは非常に多くの受注を受けており、TSMCをアジア地域で最大級の会社に押し上げることに貢献したとしている。そして、TSMCはさらなる最先端プロセスノードとして3nmプロセスを開発しておりHVMを早ければ2022年に行うとしている。当初、TSMCの3nmは2023年に予定されていたが、開発に全力を尽くし、ファブの建設が非常に順調に進んだことから、予定がやや前倒しされた模様である。
[TSMCの製造プロセスの話題―3nmの進捗と5nmのイールド]の続きを読む
TSMC Starts Shipping its 7nm+ Node Based on EUV Technology(techPowerUp!)
TSMC Starts Shipping EUV N7+ Chips, AMD Among Likely Customers(Tom's Hardware)

TSMCは10月8日、Extreme Ultraviolet (EUV) lithography technologyを用いた7nm+ (N7+) を用いた製品の顧客向けへの大量出荷を開始したと発表した。N7+は現行の7nm (N7) をベースとしており、今後6nm以降の道筋となるプロセスである。
[TSMC EUVを使用した7nm+プロセス製品の大量出荷を開始]の続きを読む
TSMC: 3nm EUV Development Progress Going Well, Early Customers Engaged(AnandTech)

TSMCが3nmプロセスの開発状況が順調に進んでいることを明らかにし、既にEarly customerとの契約が始まっていることを明らかにした。

N3において技術開発の進捗は順調である。そしてTSMCは既にN3のEarly csotmer契約を結び始めている。
[TSMC 3nm EUVプロセスの開発は順調に進んでいる]の続きを読む
TSMC: Most 7nm Clients Will Transition to 6nm(AnandTech)
TSMC Expects Most 7nm Customers to Move to 6nm Density(techPowerUp!)

決算報告においてTSMCは7nmプロセス―“N7”を利用している顧客が今後予定されている6nmプロセス―“N6”に移行することになるだろうという展望を示した。“N6”は“N7”と同じ設計ルールを用いており、顧客は容易に新しくより高密度のノードに移ることができるとする。またTSMCにとって“N6”は幅広く、そして長く使われるプロセスノードになると予想される。
[TSMC 6nmプロセスのもう少し詳しい話]の続きを読む
TSMC Unveils 6-nanometer Process(Guru3D)

TSMCは4月16日、6nmプロセス(N6)を発表した。6nmプロセス(N6)は7nmプロセス(N7)の改良版で、顧客にコストパフォーマンスで高いアドバンテージを提供するとするほか、N7をベースとした設計とすることにより、迅速な市場投入を期待できる。

6nmプロセス―N6であるが、N7と比較してロジック密度を18%向上できるという。また設計はN7と完全な互換性を有しており、設計にかかるコストを抑えられるとしている。N6のRisk productionは2020年が予定されている。

N7のEUV版としてN7+があり、こちらは現在Risk productionに入っている。今回出てきたN6はあくまでもN7と比較されており、N7+との比較ではないことに注意したい。
[TSMC 6nmプロセス(N6)を発表]の続きを読む
TSMC Completes Design of 5nm EUV Process Node(Tom's Hardware)
TSMC’s 5nm EUV Making Progress: PDK, DRM, EDA Tools, 3rd Party IP Ready(AnandTech)
TSMC makes progress on 5nm, should have 5nm chips in 2020(TweakTown)
TSMC Starts 5-Nanometer Risk Production(WikiChip)
TSMC and OIP Ecosystem Partners Deliver Industry’s First Complete Design Infrastructure for 5nm Process Technology(TSMC)

TSMCは4月3日、Open Innovation Platform (OIP) を含めた5nmプロセスの設計設備の完全版を導入したことを明らかにした。これにより次世代MobileやHigh-performance Computing、あるいは5G通信設備向け等の次世代SoCに5nmを利用できるようになる。
[5nmプロセスを進めるTSMC―TSMC 5nmプロセスのチップは2020年]の続きを読む
TSMC to move 7nm EUV process to volume production in March(DigiTimes)
TSMC 7nm EUV Process to Enter Mass-Production in March 2019(techPowerUp!)

業界筋の情報によるとTSMCはEUVを用いた7nmプロセスの大量生産を3月末に開始する模様だ。

EUV露光機器を供給しているASMLは2019年に30基のEUVシステムを出荷するが、そのうち18基がTSMCに引き渡される見込みだという。

またTSMCはその次の5nmプロセスのリスク生産を2019年第2四半期に開始する。5nmプロセスでは最初からEUVが用いられることになる。TSMCのCEOであるCC Wei氏は同社が2019年上半期より5nmプロセスの設計をテープアウトし、大量生産は2020年上半期を予定しているという。
[TSMC EUVを用いた7nmプロセスの大量生産を3月に開始]の続きを読む
TSMC 7 nm Second-Generation EUV Chips Taped Out, 5 nm Risk Production in April 2019(techPowerUp!)

TSMCは10月10日、Extreme Ultraviolet Lithography (EUV) を用いる第2世代の7nmプロセス―“N7+”を用いた最初のチップがテープアウトしたことを明らかにした。

新たな製造プロセスは6~12%の消費電力低減と20%の密度向上を実現し、電力や発熱に制約の強いチップでは特に重要となる。“N7+”は自動運転の分野もターゲットとしており、このリリースはよりゆっくりしたものとなることから、おそらく“N7+”は長期にわたって使用されるプロセスとなるだろう。
[TSMC EUVを用いた7nmプロセス―“N7+”をテープアウト]の続きを読む
TSMC ramping up 7nm chip production(DigiTimes)
Report: TSMC CEO says 7-nm production is ramping up(The Tech Report)
TSMC Begins Mass Production of 7nm Process, AMD Vega 7nm Confirmed, Zen 2 CPUs Expected Too – Production Capacity To Increase By 3 Times Next Year(WCCF Tech)

TSMCは7nmプロセスを用いたチップの商用生産を開始したと発表した。またより新しい世代となる5nmプロセスを用いた生産は2019年末から2020年初めの時期に予定していることを明らかにした。
[TSMC 7nmプロセス製品の商用生産を立ち上げ]の続きを読む
TSMC starts 7nm volume production(OC3D)

TSMCは第1世代の7nm FinFETプロセスの大量生産を開始したと発表した。

Mobile向けSoCに限定された10nmプロセスと異なり、7nmプロセスはCPUやGPU、FPGA等の高性能向けに投入される。つまり、NVIDIAの“Pascal”やSONYのPS4やMicrosoftのXbox One S用チップに使われた16nm FinFETプロセスの後継となるプロセスである。

自作PC向けとしてまず関係がありそうなのがNVIDIA GPUだろうか。“Pascal”の次として噂されている“Turing”が今回発表されたプロセスを使うかどうかは微妙なところだが、その次の世代は確実に7nmプロセスに移行するだろう(場合によってはEUVを使用する7nm+になるかもしれない)。また、AMDも7nmプロセスではGlobalFoundriesとTSMCの両社を利用すると説明しており、TSMC 7nmプロセスを用いた何かしらのAMD製品の登場も期待できるだろう。
GlobalFoundries: 0.35x area over 5GHz in 7nm(Planet3DNow)
The Future of Silicon: An Exclusive Interview with Dr. Gary Patton, CTO of GlobalFoundries(AnandTech)

GlobalFoundriesのCTOであるGary Patton氏がAnandTechのインタビュー内で興味深い発言を行った。同氏によると、GlobalFoundriesの7nmプロセスは大幅な進化を遂げるものとなり、特に主要顧客となるAMDにとっては絶大なものとなる。7nmプロセスの開発チームはIBMのチームも加え、2015年から開発に携わってきたという。
[大幅なダイサイズ縮小と高性能化を見込むGlobalFoundriesの7nmプロセス]の続きを読む
TSMC to Build World's First 3 nm Fab in Taiwan(techPowerUp!)

TSMCは台南に同社最初となる3nmプロセスのFabを建設することを発表した。

TSMCが3nmプロセスのFabをどこに建設するかはいろいろと業界で憶測が流れていたようですが、順当に台南に建設されることになった模様です。

その3nmプロセスですがTSMCからは3nmプロセス生産の時期は明確にはされていないものの、2022年までの生産開始を見込んでいるとあります。その3nmの前に7nmと5nmが控えていますが、まず7nmのイールドは予定以上であり、2018年の立ち上げを目指すとしています。また7nmのどこかでEUVが導入される予定です。その次の5nmも順調年、2019年第1四半期のローンチを目指しています。