北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
JEDEC officially publishes their HBM3 standard - More bandwidth than an RTX 3080 on a single chip(OC3D)
JEDEC、2倍の帯域幅を実現する「HBM3」(Impress PC Watch)
JEDEC Publishes HBM3 Update to High Bandwidth Memory (HBM) Standard(JEDEC)

JEDECは1月27日、次の世代のHigh Bandwidth Memory (HBM) DRAMの規格となるJESD238 HBM3を発表した。その仕様書はJEDECのWebサイトよりダウンロードできる。

HBM3の特徴としては以下が挙げられている。
ASUS Demonstrates DDR5 to DDR4 Converter Card(AnandTech)
ASUS ROG DDR5 to DDR4 Converter Card Spotted in the Wild(Tom's Hardware)
ASUS is Working on a DDR4 RAM Adapter for DDR5 Motherboards(techPowerUp!)
ROG Soul DDR5 to DDR4 special research, how to implement DDR5 or DDR4 on the same motherboard? (YouTube / 林大餅Bing)

現在、“Alder Lake-S”で組む際の問題の1つとしてメモリのコストがある。エンスージアストはDDR5メモリを好む傾向にあるが、DDR5メモリモジュールに搭載する電源管理コントローラチップの不足により、DDR5メモリそのものが品薄であり、またコストを押し上げる要因ともなっている。
DDR5を避けて、DDR4メモリと対応マザーで構成する方法もあるが、根本的な解決にはならないだろう。


そのDDR5メモリにまつわる問題を解決するかもしれない(?)ものがASUSで開発されているらしい。中国のYouTuberである林大餅Bingが、ASUSのDDR5 to DDR4変換カードのデモ動画を投稿した。
Crucial DDR5 memory pictured, 4800 MHz at 1.1V(VideoCardz)
[Memory Card Disk] Crucial DDR5 memory real shot: clock 4800Mhz, timing CL40, voltage 1.1V (XFastest)

XFastestにCrucialのDDR5モジュールの写真が掲載された。掲載されたDDR5モジュールは容量32GBのSO-DIMMモジュールと容量8GBの(デスクトップ向け)DIMMモジュールで、周波数はどちらも4800MHz、駆動電圧は1.1Vとなる。CAS Latancyはどちらも40 cycleである。

DDR5は周波数の向上と帯域の増加を成し遂げるだけでなく、駆動電圧の低減による電力効率の向上も狙う。DDR5はオンボードのPower controllerを搭載し、オーバークロック性能の向上も見込む。
Micron reveals HBMnext, a successor to HBM2e(VideoCardz)
Micron Also Announces Development of HBMnext(techPowerUp!)
The Demand for Ultra-Bandwidth Solutions(Micron / PDF files)

HBM2Eは2020年の製品化が予定されており、MicronもまたHBM2E製品を2020年下半期に予定している。MicronのHBM2EはJEDECの仕様に完全準拠し、4H/8GBと8H/16GB(原文だと4H/8Gbと8H/16GBとなっているが、1 stack = 8Gbitだと容量が少ないため、1 stack = 8GBと思われる)の製品が予定され、データ転送レートは3.2Gb/sを予定し、それ以上も可能である。

HBMnextは2022年末の市場投入を予定している。HBMnextについてMicronはJEDECでの標準化にむけて尽力している。市場のより多くのデータをという要求に対し、HBMのような製品は今後爆発的に需要が高まる製品となるだろう。
DDR5 Memory Specification Released: Setting the Stage for DDR5-6400 And Beyond(AnandTech)
JEDEC releases final specification for DDR5 SDRAM(HEXUS)
JEDEC Publishes New DDR5 Standard for Advancing Next-Generation High Performance Computing Systems(JEDEC)

JEDECは7月14日JESD79-5 DDR5 SDRAM規格の策定完了を発表した。DDR5規格はクラウドやエンタープライズ、データセンター等にの強い要求を受け、それに合わせる形で策定されており、2倍の性能と十分な電力効率を備える。
Cadence DDR5 Update: Launching at 4800 MT/s, Over 12 DDR5 SoCs in Development(AnandTech)

JEDECはDDR5の規格をまだ公式には発表していないが、DRAMメーカーやSoC設計者は既にDDR5の立ち上げに向けて全力で動いている。Cadenceは仮のDDR5 IP (DDR5コントローラとPHY) を商用にリリースしているが、今週に入り、DDR5の市場リリースと技術の進捗状況について、追加の情報を公開した。

まずSoC側であるが、AMDの第4世代EPYCとなる“Genoa”とIntelの次々世代Xeon Scalable Processorである“Sapphire Rapids”がDDR5をサポートする見込みで、2021~2022年の時期にローンチされる。特記すべきはCadenceの仮のDDR5 IPは12以上のデザインに用いられていると述べており、つまりはDDR5をサポートするSoCが12種類以上開発されていることになる。時期の違いはあれどDDR5がSoC開発において非常に重要視されているのは間違いない。
Micron to Launch HBM2 Memory This Year(techPowerUp!)
Micron to Launch HBM2 DRAM This Year: Finally(AnandTech)

Micronは最新の決算報告において、High-Bandwidth Memory 2 (HBM2) DRAMの出荷を開始することを発表した。HBM2は高性能グラフィックカード、サーバー向けProcessor等に用いられる。
CES 2020: Micron Begins to Sample DDR5 RDIMMs with Server Partners(AnandTech)

CES 2020でMicronはDDR5 Registerd DIMMのサンプリングを選別されたサーバー向けパートナーとともに開始したと発表した。MicronがDDR5モジュールのサンプリングを開始したと言うことはすなわち、既にパートナーはDDR5をサポートするCPUないしはプラットフォームを有していることになる。

Micronは第1世代のDDR5製品について、現行のJEDEC準拠のDDR4メモリと比較して1.85倍の性能であると説明している。DDR5では複数の改良が施されるとともに、転送率は最大6400MT/sに達する。また機能の追加も行われている。DDR5はモジュールあたり2つの32/40-bit (ECCの有無による) channelを有し、channelの利用効率を向上させている。またコマンドバスも効率化され、channelに7-bit Address/Commandバスを有している。またリフレッシュ機構の効率化、バンクグループの増加も行われている。
Micron Begins Mass Production Of 16Gb 1z-Class DDR4 RAM(Tom's Hardware)
Micron Commences Volume Production of 1z Nanometer DRAM Process Node(Micron)

Micronは8月15日、DRAM scalingの進化を発表し、同社が世界で初の1z nmプロセス技術を用いた16Gbit DDR4 DRAMの大量生産を開始したことを明らかにした。

「業界で最も小さなDRAMノードの開発と大量生産はMicronが世界に通用する技術と生産能力を備えていることの証しだ。特に現在、DRAMのスケーリングは非常に複雑なものになっている」
同社のScott DeBoer氏 (executive vice president of Technology Development for Micron Technology) は語った。
「最初に市場投入できることは、Micronの立場をより強固なものとし、今後も幅広いポートフィリオをもって顧客に高品質なソリューション提供できる」
SK Hynix reveals insanely fast HBM2E memory - Faster than an RTX 2080 on a single chip(OC3D)

SK Hynixはメモリスタックあたり460GB/sの帯域を実現する世界最速のHBM memory製品を発表した。スタックあたりの容量は最大16GBである。

GeForce RTX 2080に使用されている8GBのGDDR6の帯域は448GB/sである。つまり、SK Hynixは2倍の容量でかつより広い帯域を有するHBM2E製品を発表したことになる。
Toshiba and Western Digital Readying 128-layer 3D NAND Flash(techPowerUp!)
Western Digital and Toshiba have reportedly created 128-layer 3D NAND(OC3D)

東芝とWesternDigitalは高密度な128層3D NAND flash memoryを準備している。東芝の命名規則に従うと、この3D NAND flash memoryはBiCS-5と呼ばれることになるだろう。興味深いのはこの128層3D NANDがQLC (4-bit per cell) ではなくTLC (3-bit per cell) で実装されていることである。QLC NANDについてはイールドの低さが指摘されていることも関係があるだろう。しかしTLC NANDながらも現行の96層3D NANDと比較すると、新しい128層3D NANDの容量は512Gbitに達し、33%の容量増加を成し遂げている。
この128層3D NANDの商用生産は2020~2021年を予定している。
SK Hynix Fellow Says PC5 DDR5 by 2020, DDR6 Development Underway(techPowerUp!)
DDR6: identification phase for the DDR5 successor(ComputerBase.de)

DDR5メモリはまもなくローンチされ、そしてその次のDDR6の開発が始まっている。

DRAMの世代進化においては過去数十年、周波数を向上させる一方、電圧はそのままかより低く抑えられてきた。また時に他の機能も変更、例えばECCの機能の強化が行われることもあったが、より高い周波数とより広い帯域を目指してきた。サーバーやハイエンドプラットフォームではプラットフォーム側のメモリチャネル数の増加もあり、メモリ帯域の向上は達成され続けてきた。
Candence and Micron DDR5 Update - 1.36x more performance at the same speeds(OC3D)
DDR5 Is on Our Doorstep(Cadence / Breakfast Bytes Blogs)

DDR5はDDR4の次の世代のメモリ規格で、DRAM周波数の向上とともに、消費電力の削減や容量の増加、クロックスピードにおける全体の底上げが図られる

DDR5での最大の変更点が16Gbit以上のチップをモノリシックな設計でサポートすることだ。これにより1枚のモジュールあたりの容量を、ダイの積層等の技術を用いずとも増量させることができるようになる。
Crucial DDR4-2933 Registered DIMMs Now Available(techPowerUp!)

Crucialは8月28日、サーバー向けメモリの新製品としてのDDR4-2933 Regsitered DIMMを発表した。DDR4-2933 RDIMMはIntelの次世代Xeon processor製品群をサポートし、同製品において最大の速度とピーク効率を提供するものとなる。

容量は最大32GBである。

ここで言われている“次世代Xeon”は今年第4四半期に登場するとされている“Cascade Lake-SP”であろう。また言及はないが2019年前半予定の第2世代EPYC―“Rome”もDDR4-2933をサポートする可能性は大いにあるだろう。

Micron Begins Mass Production of GDDR6(AnandTech)
Micron Begins Volume Production of GDDR6 High Performance Memory(Micron)

Micronは6月25日、8GbitのGDDR6の大量生産を開始したと発表した。GDDR6はこれまでのGDDR5よりも高速で大幅な性能向上を実現し、アクセラレーションやグラフィックス、ネットワーク、自動運転などの最先端アプリケーションにより広い帯域をもたらすものである。
Micron Ready With 96-Layer Flash & 1Y nm DRAM in 2H 2018(techPowerUp!)

決算報告においてMicronは2018年下半期に予定されている96層3D NAND Flashの大量生産は順調であると説明した。現在、多くのSSDでは32層NANDが用いられており、Crucial MX500などのいくつかの製品で64層NANDが用いられている。96層NAND Flashは3D NANDの第3世代となり、チップあたりの容量を増加させられるとともに、より小さく、より電力効率を高めることができる。
Cadence and Micron demo DDR5 4400MHz memory - 2019 release(OC3D)

JEDECはまだDDR5メモリの最終仕様を発表していないが、MicronとCadenceが仮仕様の段階でDDR5のデモを行った。

DDR5はDDR4の後継となり、2倍の性能を実現するとともに省電力化を図る。今回Micronが明らかにしたDDR5は4400MHzで動作する8Gbitのチップである。駆動電圧は1.1Vで、DDR4より9%の低電圧化が成されている。
Rambus Talks HBM3, DDR5 in Investor Meeting(techPowerUp!)
HBM3 and DDR5: Rambus wants to interfere with the Next Gen memory(ComputerBase.de)

Rambusが投資家向けカンファレンスで、HBM 3とDDR5の展望を示した。

そのRambusが示した資料が掲載されています。

一枚目は“Rambus Memory PHY Solutions”と題されたものです。
DDR4/3とHBM 2そして将来のメモリ技術であるHBM 3とDDR5が示されています。
Intel Readies Optane DIMM Roll-out for 2018(techPowerUp!)

Intelが2018年下半期にOptane DIMMをローンチすると報じられている。Optane DIMMはこの20年あまりに渡るコンピュータメモリの歴史において大きな転換点となり、DRAMとNAND Flashそれぞれの良い特徴を併せ持った不揮発メモリとして登場する。Optane DIMMはDRAMが持つ低いレイテンシと、NAND Flashが持つ不揮発性(=データ保持に電力供給を必要としない)を有する。