北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
Intel Rocket Lake-S Desktop CPUs Feature 8 Cores, GT1 Xe Graphics – Rocket Lake-U 6 Core at 15W, Tiger Lake-U 4 Cores at 15W & Tiger Lake-H 8 Cores at 45W Base TDPs(WCCF Tech)

第11世代Core processorとなる“Tiger Lake”と第12世代Core processorとなる“Rocket Lake”の最新の詳細が中国語のPPT Forumに掲載した。リークした人物―Shark Bayによると、Intelの次世代デスクトッププラットフォームとMobileプラとフォームはその内容が全く異なったものになる。

その大元である中国語のForumの書き込みは現在消去されているが、WCCF Techがスクリーンショットを保存している。そして“Tiger Lake”と“Rocket Lake”の内容がかなり詳細に書き込まれている。またWCCF Techは“Tiger Lake”を第11世代、“Rocket Lake”を第12世代と呼称しているが、大元の情報はそこまでの記載はしておらず、おそらくはWCCF Techが勝手に呼称しただけと思われるので、あまりここにはこだわらない方が良いと思われる。

まず“Tiger Lake”である。
 
Tiger Lake (10nm, L1=48/32KB, L2=1.25MB, AVX2, AVX-512)
UP4 (-Y)BGA15989W4-core + GT2LPDDR4x-4266Thunderbolt 4:3
PCIe 4.0:4
UP3 (-U)BGA149915-28W4-core + GT2LPDDR4x-4266
DDR4-3200
Thunderbolt 4:4
PCIe 4.0:4
HBGA178745W8-core + GT1DDR4-3200Thnerbolt 4:4
PCIe 4.0:4 + 16


L1 Data=48KB, L1 Inst.=32KB, L2=1.25MBというキャッシュ構成はこれまでの情報と合致するものである。L3 cacheについては記載はないが、既報通りであれば3MB×コア数となるだろう(4-coreであれば12MB、後述する8-coreであれば24MBとなる)。

命令セットはAVX2に加えてAVX-512への対応が目を引くが、Mobile向けでは既に“Ice Lake”でAVX-512が実装されており、“Tiger Lake”もそれに続く形となる(細かい命令の追加はあると思われる)。

“Tiger Lake”はTDP9WのY series、TDP15~28WのU seriesがあることは前々から知られており4-core + GT2の構成を取る。iGPUの世代は公式発表済みでGen.12ないしはXe Graphics Architectureと呼ばれるものになる。Execution Unitの数は今回のリーク情報の中にはないものの、これまでの情報を合わせると4-core + GT2の“GT2”は最大96 EUとなるだろう。

注目されるのはTDP45WのH seriesの存在である。少し前よりその存在は示唆されていたが、今回のリーク情報ではガッツリ書かれており、コアの構成は8-core + GT1となる。コア数を8-coreに増やす代わりにiGPUの規模を減らしているのが特徴であり、10nmプロセスのコンシューマ向けCPUとしては初めての8-core CPUとなる。GT1と称されるiGPUのExecution Unitの数は不明である(1/2で48 EU??)。

続いて“Rocket Lake”である。こちらの方が新しい情報が多い。

Rocket Lake (14nm, L1=48/32KB, L2=512KB, AVX2, AVX-512)
UP3 (-U)BGA154015W6-core + GT1LPDDR4x-3733
DDR4-2933
PCIe 4.0:4
SLGA120035-125W8-core + GT1DDR4-2933PCIe 4.0:4 + 16


製造プロセスが“Tiger Lake”が10nmとなるのに対し、“Rocket Lake”が14nmとなるのは前々からの情報通りである。そして“Rocket Lake”はTDP35~125WでLGA1200に対応するデスクトップ向けの“Rocket Lake-S”とTDP15WでノートPC向けの“Rocket Lake-U”の2種類が用意される。

今回の“Rocket Lake”の情報における注目点の1つめはそのキャッシュ構成である。L1 Data=48KB, L1 Inst.=32KB, L2=512KBという構成は長らく続いた“Skylake”の構成(L1 Data=32KB, L1 Inst.=32KB, L2=256KB)とは異なり、“Ice Lake-U/-Y”の構成に似る。
L3 cacheの情報は出ておらず、そもそも“Rocket Lake”のキャッシュ構成が出てきたのはこれが初めてなので推測するのも難しい。ただ、“Ice Lake-U/-Y”のそれと同じ構成を取るならば2MB×コア数(6-coreで12MB、8-coreで16MB)となるだろうか。

“Rocket Lake”のコアが何をベースにするのかは非常に熱い話題であるが、しばしば言われるのは“Tiger Lake”と同じ“Willow Cove”ベースであるというものである。ただ、今回のキャッシュ構成をみると“Ice Lake”で使用されている“Sunny Cove”のそれに近い印象を受ける。ただどちらにせよ“Skylake”からの脱却は図られることになり、新アーキテクチャによるIPC向上の恩恵がここでデスクトップ向けにももたらされることになる。

次の注目点が命令セットであり、これも“Rocket Lake”が“Skylake”系列ではないことを支持している。AVX2までは“Skylake”系列でもサポートされているが、加えてAVX-512のサポートが追加されている。Xeonからの派生製品であるCore XはAVX-512をサポートしているが、メインストリーム向けデスクトップでAVX-512をサポートするCPUは“Rocket Lake-S”が初となる。

“Rocket Lake”の構成であるがMobile向けの“Rocket Lake-U”が6-core + GT1、デスクトップ向けの“Rocket Lake-S”が8-core + GT1となる。“Rocket Lake-U”は現行の“Comet Lake-U”のそれに似た構成であるが、デスクトップ向けの“Rocket Lake-S”は前々の情報通り8-coreとなる模様で、コア数だけを見ると“Comet Lake-S”の10-coreから減少することになる。

“Rocket Lake”のiGPUもGen.12―Xe Graphics Architectureと言われているが、どのような形で実装するか―14nm CPU + 10nm GPUのMCMか、14nmモノリシックとするのかはまだわかっていない。またその規模も不明で、“Tiger Lake-U/-Y”の“GT2”よりは小さいだろうという程度の推測しかできない。

I/Oは“Tiger Lake”と“Rocket Lake”ともにPCI-Express 4.0をサポートする。加えて、“Tiger Lake”はThnderbolt 4を内蔵しており、このあたりは“Ice Lake-U/-Y”の後継であることを意識した作りである。

また先の情報で話題になったSoftware Guard Extension (SGX) の有無であるが、“Tiger Lake-H”と“Rocket Lake-U”のみがSGXをサポートし、それ以外は削除される(無効化されるという方が正しいだろうか)。
また“Tiger Lake-H”のみの機能としてTwo Level Memory (2LM) のサポートがある。

    ○○まとめ○○
  • “Tiger Lake”は10nmプロセスでCPUコアは“Willow Cove”
  • “Tiger Lake”はU series (15-28W), Y series (9W) に加え、H series (45W) も用意される
  • “Tiger Lake-U/-Y”は4-core + GT2の構成をとる
  • “Tiger Lake-H”は8-core + GT1の構成となる
  • キャッシュ構成はL1 Data=48KB, L1 Inst.=32KB, L2=1.25MB(+L3=3MB×コア数)
  • “Rocket Lake”は14nmプロセスであるが、CPUコアアーキテクチャは“Skylake”系列ではないと見込まれる
  • “Rocket Lake”はU series (15W) とS series (35-125W) が投入され、“Comet Lake-S”の次のデスクトップCPUとなるのが“Rocket Lake-S”
  • “Rocket Lake-U”は6-core + GT1の構成、“Rocket Lake-S”は8-core + GT1の構成を取る
  • “Rocket Lake”のiGPUも“Tiger Lake”と同世代のXe Graphics Architectureと言われているが、どのような形で実装するのかは不明。また規模もわかっていない。
  • “Rocket Lake”のキャッシュ構成はL1 Data=48KB, L1 Inst.=32KB, L2=512KBとなり、“Ice Lake-U/-Y”で使われている“Sunny Cove”の構成と同じである。またこのキャッシュ構成は“Rocket Lake”が“Skylake”系列でないことを支持する大きなポイントの1つとなっている
  • “Tiger Lake”は“Ice Lake-U/-Y”に引き続きAVX-512をサポートするが、“Rocket Lake”においてもAVX-512のサポートが追加される。これも“Rocket Lake”が“Skylake”系列のコアでないことを支持する点の1つである


“Broadwell-H”をベースに“Broadwell-C”をデスクトップ向けに展開したように“Tiger Lake”も“Tiger Lake-H”をベースにしてデスクトップ向けに“Tiger Lake-C”が出たらもっと面白いが、“Rocket Lake”がこの通りならばかなり充実しているので、仮に“Tiger Lake-C”を出したとしても立ち位置が難しくなってしまうだろうか(“Rocket Lake”が“Sunny Cove”ベースなら、より進化したコアである“Willow Cove”ベースの“Tiger Lake”をその上位に据える???)。



コメント
この記事へのコメント
171184 
AVX-512 はどんだけクロック落ちるんだろうか。
2020/03/29(Sun) 18:00 | URL | _ #-[ 編集]
171189 
TGL-Hは楽しみですね
ハイエンドNUCあたりで触ってみたい
2020/03/29(Sun) 21:58 | URL | LGA774 #EBUSheBA[ 編集]
171190 
Tiger LakeとRocket Lakeの詳細がだんだん見えてきましたね。
こうみると、Uシリーズは一番厚遇されてますねえ。

iceではYがほぼ生産されずUに絞られ、TigerとRocketでも両方Uが存在するという・・・売れ筋なんですね(多分
2020/03/29(Sun) 23:59 | URL | LGA774 #-[ 編集]
171191 
RocketLakeでもUが出るというのは意外
TigerLakeも基本品薄ということか
2020/03/30(Mon) 01:26 | URL | LGA774 #-[ 編集]
171193 
リーク情報とはいえモバイル向けの8コアCPUの存在が出てきたのは感慨深いですねえ。

AMDがモバイル市場を攻めているから量産することにしたのでしょう。これまでみたいにライバル不在なら設計・試作止まりで製品化はしなかったでしょうから。
一ユーザとしては良い製品が安く買えるから、今の健全な競争を続けてほしいところです。
2020/03/30(Mon) 14:53 | URL | LGA774 #-[ 編集]
171200 
Tiger Lake-HがCoffee Lake-H並みのクロックを維持できればBase 3GHzのRyzen 4000Hシリーズと拮抗するので買いではあるのですが、Intel 10nm+がどれくらいクロック上げられるか、がポイントですね。

サーバ市場ほどうまみはないですが、ノートPC市場までAMDに食い込まれたら完全崖っぷちなのでH SKU多少の電力は無駄に食いつつもベースクロックをRyzen 4000H並みに上げてほしいところです
2020/03/31(Tue) 08:45 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)
トラックバック
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/10209-4ff6f155
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック