北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
With Zen 3 AMD will overcome Intel in IPC, Zen 4 will support AVX 512 and will have more cache(MuyComputer.com)
Exclusive: Zen 3 has 10-15% Increased IPC, 8 Core CCX(AdoredTV / YouTube)

先ほどAdoredTVによる“Zen 3”の情報について紹介したが、YouTube版ではその次の“Zen 4”についても紹介していた模様である。

“Zen 4”は“Zen 3”に続く大きな進化となる。まず製造プロセスが5nmプロセスに移行する。またL2 cacheが1MBに増量される。そしてAVX-512命令のサポートが追加される。
 
動画の11分17秒頃から“Zen 4”の話題が出ており、12分08秒付近で概要が記されている。

○Zen 4 (2021)
  ・“Zen 3”を5nmプロセスとした派生版
  ・IPCの向上が図られる
  ・DDR5への対応
  ・L2キャッシュは1MBへ増量される(“Zen 3”までは512KB)
  ・AVX-512命令のサポート
  ・新Socket
  ・Socket辺りより多くのコア数を実現する

一行目は“5nm derivative of Zen 3”の部分をそのまま訳したのだが、この内容を見ると“Zen 3”の派生品というには変更が多いように思え、“Zen 3”からの正統進化・改良型と考えるのがいいだろうか。あるいはL2 cacheやAVX-512命令回り以外は概ね“Zen 3”を踏襲するからこの言い回しになっているのかもしれない。

AdoredTVはかなり飛ばし情報が多いため過信は禁物であるが、この通りであればAMDは“Zen 4”世代で初めてAVX-512命令に対応することになる。

“Zen 3”については9分14秒頃にまとまっている。

○Zen 3 (2020)
  ・2-thread per core (過去の4-thread/coreを否定している)
  ・“Zen 2”比で10~15%のIPCの向上
  ・CCXの構成は8-core + L3=32MBとなる
  ・L3 cacheのレイテンシは“Zen 2”の40 cycleにたいし47 cycleに増加
  ・電力管理の強化、電力オフセット要求を実現する新機能の搭載
  ・新しいISAとセキュリティ機能

現状であるが、“Milan”のA0 siliconがサンプリングされているがSMTが無効となっている模様である。次のB0 siliconは9月に遅れているという。

・・・AdoredTVは過去に“Zen 2”世代のRyzenのラインナップとして怪しげなラインナップを紹介していたことがあり、繰り返しになるが過信は禁物である。

とはいえ、ロマンのある情報であるのは確かである。

(過去の関連エントリー)
“Zen 3”はCCX辺りのL3 cacheが32MBとなりIPCは10~15%向上する(2020年4月7日)



コメント
この記事へのコメント
171273 
あー、チップレットのコア数を増やすのって、SMTオフもセットなのかな?
2020/04/07(Tue) 23:25 | URL | LGA774 #-[ 編集]
171274 
AVX-512はGPUに投げた方がいい
なんて事をAMDが言ってた気がするんだが・・・
当面デュアルチャンネルでいく
なんて事もその前に聞いてて、これは一般向けにゃ実際そうしてるしな
2020/04/07(Tue) 23:29 | URL | LGA774 #-[ 編集]
171275 
AVX系の命令は全て廃止した方が良いと思うなあ
発熱が酷すぎて定格クロックすら出ないから
2020/04/08(Wed) 01:24 | URL | LGA774 #-[ 編集]
171277 
AVX-512よりSMT4のほうが実利ありそう
2020/04/08(Wed) 02:14 | URL | LGA774 #-[ 編集]
171279 
avx=512てgpgpu対抗だった気がするし、inrelでさえ今後はヤメヤメになるんじゃないんだろうか。
2020/04/08(Wed) 04:36 | URL | LGA774 #mQop/nM.[ 編集]
171282 
回路がでかくなるAVX-512をわざわざCPUコアに実装するとは思えない
2020/04/08(Wed) 06:59 | URL | LGA774 #-[ 編集]
171283 
※171273
単純にES品だからでしょ

※171274
メモリーchの増加はM/Bのコストにそのまま返ってくるので
一般向けにはそれ以上増やすことがむつかしいから
何らかのブレイクスルーが無ければ増やす難易度は高い
みんながみんなM/Bの最低価格上昇を許容すれば別だろうけど
最低値が4~5万ぐらいあがりそうだし…
2020/04/08(Wed) 09:20 | URL | LGA774 #-[ 編集]
171284 
そんなに詰め込んだらコア数増やせるほどコア面積小さくならないのでは
IOチップレットが大きく変わって小さくなるならおもしろくなりそう
2020/04/08(Wed) 11:10 | URL | LGA774 #JalddpaA[ 編集]
171290 
X86-64がそのまま実行できるが分岐予測のリソース少なめなコアをBigLittleの要領で組み込めばいいんじゃないか
2020/04/08(Wed) 15:20 | URL | LGA774 #-[ 編集]
171296 
一部ブログで指摘されていたが、512bit演算器の実装ともなると、配線地獄だし発熱が多いということは指摘されていた。ましてや、今のIntel10nmは、コバルト配線の為に遅延が増えてクロックを上げにくい状態にある。ワイドベクタを最新CPU程度のクロックでまわすのはきついのだと思う。AMDが言っていた通り、GPUくらいの並列度とクロックで処理するのが一番いいのかも。

やや願望込みですが、仮にZen4でAVX-512が実装されるとしても、CPU側のハードは256bit止まりな気がします。それでも、プレディケーションとSOA型処理に対応する分機能は充実するし、何ならAPUの究極の理想ともいえる一部命令のGPU実行とか可能になればこれはこれで面白いかも。
2020/04/08(Wed) 19:55 | URL | LGA774 #9zOzYU0I[ 編集]
171307 
AVX-512は今でこそGPUとかいう話をしてるが、5nmに移行するころにはそんなに実装コストがヘビーじゃなくなるってことなんだろう。まぁいいんじゃないの。
2020/04/09(Thu) 04:15 | URL | LGA774 #-[ 編集]
171308 
何ならAPUの究極の理想ともいえる一部命令のGPU実行とか可能になればこれはこれで面白いかも。

心ときめいちゃったYO!
2020/04/09(Thu) 04:16 | URL | LGA774 #Y85ZE23.[ 編集]
171320 
Zen2のAVX2のパターンからして、AVX512もIntelと同じような実装になるのではないか。
つまり、256bitのFMAを二基束ねて512bit FMAとして使えるようにして、シャッフルや除算用のユニットを512bit FMAができるように拡張して、2-wayにする。
CPUのSIMDは急発信、急停止ができる電気自動車のようなもので、GPUに投げて解決するようなケースは限られるように思う。
最新のゲーム機のようにCPUとGPUが同じメモリ空間を共有するアーキテクチャなら可能かもしれないが。
新命令でSIMDで速くなるアプリケーションの範囲を広げたり、高速化する分には歓迎。
2020/04/10(Fri) 10:41 | URL | LGA774 #-[ 編集]
171387 AVX
>AVX系の命令は全て廃止した方が良いと思うなあ
AVX系の命令なんてどうせエンコードみたいな特殊内容とにしか動かないから、廃止したところで消費電力が減ったりクロックが伸びたりはしないよ
2020/04/12(Sun) 15:50 | URL | millfi #-[ 編集]
171395 
粒度が大きいSIMD命令をGPUにオフロードする思想はGPU-CPU間での通信のコストや時間を考えてなさそう。CPU内で処理できたことに越したことはない
2020/04/12(Sun) 20:06 | URL | millfi #-[ 編集]
171418 
AMD的にはCPUとGPU間で共通項が増えてくれば都合がいいというのはあると思います。
まだFusion構想が生きているなら。
2020/04/14(Tue) 11:34 | URL |   #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)
トラックバック
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/10220-a41b9ee6
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック