北森瓦版

　
特許の概要であるが、低消費電力動作における新たな命令セット・サブセットの実装に関するものだ。AMDの特許はある命令セットは大型で全ての機能を備えた高性能コアで実行し、一方で命令の第2サブセットは電力効率に最適化した小型でシンプルなコアで動作させるというものである。そしてこの特許では高性能コアと小型コアで共有メモリを用い、スレッドの転送を高速化するというものだ。

AMDのその特許の内容であるが、2種類のコア（片方はBig Core、もう片方はSmall Core）で構成された“Processor Clusters”を形成する方法。この場合Big CoreとSmall CoreのL1 cacheは互いに見えない領域になるが、L2 cacheを両者で共有する。そしてそのBig Core + Small Coreで構成される“Processor Clusters”を複数配置し、Last-Level Cache (L3 cache) を共有とする。

IntelのHybrid designではBig CoreとSmall Coreはダイの上で完全に別々の領域に存在し、Small CoreはSmall Coreのみでユニットを形成し、Big Coreとはinterconnectで接続され、L3 cacheを共有する（例えば“Lakefield”）が、AMDのこの方式ではBig CoreとSmall Coreはより密接しており、Big CoreとSmall Coreが混在した“Processor Clusters”が1つの単位となる。Intelのコアで例えれば“Sunny Cove”と“Tremont”のコアが密接し、L2 cacheを共有する1つのユニットを形成しているようなものになる。そして“Sunny Cove”＋“Tremont”のユニットが複数Interconnect出接続され、L3 cacheを共有する。ダイ配置は“Lakefield”のように“Sunny Cove”と“Tremont”が別々の領域にいるのではなく、“Sunny Cove”＋“Tremont”のユニットが複数整然と並ぶ形となるだろう。大きなコアの横に小さなコアが間借りしているように見えるかもしれない。

興味のある方はぜひ、PDFファイルを参照して欲しい。

---

---