北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
Intel unveils 3rd Gen Xeon Scalable Ice Lake-SP series(VideoCardz)
Intel Claims Its 32 Core Ice Lake-SP Xeon Beats a 64 Core AMD EPYC ‘Rome’ CPU By Up To 30%, Volume Ramp In Q1 2021(WCCF Tech)
A Closer Look at Ice Lake Architecture Overview(Intel)

SC20で“Ice Lake-SP”に関する情報が明らかにされた模様で、Intelの公式Webサイトに動画が掲載されている。

“Ice Lake-SP”は第3世代Xeon Scalable Processorとなるようで、製品名は明らかにされていないもののおそらくはXeon x300 seriesとなるだろうか。

プラットフォーム名は“Whitley”で2-socketまでのプラットフォームとなる。メモリは8ch DDR4対応、PCI-Express 4.0に対応する。このあたりは既報通りであろう。
 
CPU側のスペックであるが製造プロセスは10nm+(“Ice Lake-U/-Y”と同じ??)、CPUコアのアーキテクチャは“Sunny Cove”である。“Sunny Cove”アーキテクチャ移行により“Cascade Lake”から18%のIPC向上を見込む。基本は“Ice Lake-U/-Y”を踏襲し、それにサーバー向けの機能を加えたものが“Ice Lake-SP”というところだろう。また“Ice Lake-SP”で新しいAVX512周りの命令の追加が行われている。

“Ice Lake-SP”の構造であるが、基本的にはメッシュ構造を踏襲するようで、Hot Chips 2020でも用いられた28-coreの例が用いられている。UPIリンクが3本、2chメモリコントローラが4基で8chを実現する点などはHot Chips 2020で明らかにされたとおりである。

次のスライドで“Casade Lake-SP”と“Ice Lake-SP”のメモリ帯域とレイテンシの比較がされており、“Ice Lake-SP”が大幅に改善していることが示されている。またその次のHPCワークロードを比較スライドしたスライドでは“Ice Lake-SP”の性能は“Cascade Lake-SP”比で1.2~1.6倍(平均1.4倍)としている。SPECcpu2017(est)fpでは38%の向上を果たしたとも書かれている。

AVX命令における周波数の向上はHot Chips 2020でも明らかにされている。今までの世代ではAVX512命令使用時に周端数の低下があったが、“Ice Lake-SP”では一部のAVX512命令では起こらなくなる。

Speed Select Technology (Intel SST): Perfomance Profile (SST-PP) という機能も紹介されている。SST-PPはとある1つのSKUにおいても複数のパラメーターを選択できる(コア数、TDP、温度など)ものである。コア数とBase周波数はトレードオフとなる。最大で3種類のProfileが用意される。
・・・しかしながら、これと似た機能は“Cascade Lake-SP”の末尾“Y”のモデル(例:Xeon Silver 4214Y)にも搭載されているので、改良こそされているかもしれないが、“Ice Lake-SP”の新機能とは言い難いように思える。

動画で示されたスライドの内容は以上である。しかし、これだけだと前回のHot Chips 2020以上の情報は出てきていないように思えてしまうが、VideoCardzやWCCF Techが別のスライドを掲載している。

“Ice Lake-SP”は10nmプロセスの“Sunny Cove”アーキテクチャを採用する、新しいコアを用いたサーバーCPUである。そしてXeonとして初めてPCI-Express 4.0をサポートし、また対応メモリは8ch DDR4-3200に強化される。加えて、最大6TB/socketまでのOptane Persistent memoryに対応する。

“Whitley”は2-socketまでのサポートとなる。Intelは32-coreの“Ice Lake-SP”が64-coreのEPYC 7742 (“Rome”) よりもいくつかのベンチマーク―LAMMPS, NAMD TV, Monte Carloで高速だと主張している。

このあたりはAVX-512命令を搭載する“Ice Lake-SP”と、AVX-512に対応しない“Rome”の差ではないかとWCCF Techが指摘している。

“Ice Lake-SP”の最大コア数は未だ不明(38-core説が多かったようには思えるが)だったが、ここに来て32-coreという数字が出てきた。これが最大コア数なのか、あるいは最大64-coreの“Rome”の半分のコア数で対抗できるということを主張するために32-coreのモデルを持ってきたのかはわからないが、少なくとも32-coreまでは存在すると言うことになる。またEPYC 7742との比較は32-core/socketの2.20GHzの“Ice Lake-SP”が用いられたようである。

一応、32-coreまでは存在するというのが今回の新しい情報であるが、なかなか“Ice Lake-SP”の情報は出てこない(HPC SC 20やHot Chips 2020はそもそも製品発表の場ではないが)。

最近になり、やっと“Ice Lake-SP”のダイがLCC = 16-core, HCC = 28-core, XCC = 42-core という噂が出てきたものの、今のところはまだ噂の域を出ないと考えた方がいいだろう。
“Ice Lake-SP”は限られた数が今年中に出荷され、本格的な立ち上げは2021年第1四半期となる見込みである。

(過去の関連エントリー)
“Ice Lake-SP”のダイ予想―下から順に16-core, 28-core, 42-core(2020年11月13日)


コメント
この記事へのコメント
177134 
ハイエンド鯖をどこまで14nmでひっぱって10nmに移行させるのか
エンドユーザ的には性能が最重要だけどアホ営業向けにはコア数も重要だし、製造現場的にはいまが最高になやましいろこなんですかね
2020/11/18(Wed) 02:47 | URL | LGA774 #-[ 編集]
177147 
Apple M1でARMの新時代が具現化してきた
AVX-512でZen 2に勝って喜んでる場合じゃないってばよ
2020/11/18(Wed) 14:29 | URL | LGA774 #-[ 編集]
177216 
発売前は4コアの1165G7が8コアの4700uをを上回るとか言ってたけど全然そんなことなかったし今回もそんな感じなんだろうなぁ
2020/11/19(Thu) 21:54 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)