北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
Intel allegedly planning Raptor Lake CPUs with 24 cores and Alder Lake HX series for enthusiast notebook series(VideoCardz)
Intel Alder Lake & Raptor Lake CPU Rumors – 12th Gen With Up To 16 Cores on Desktop ‘K’ & Mobility ‘HX’ Series, 13th Gen With Up To 24 Cores(WCCF Tech)
Intel Core i9-12900K: 8C/16T Alder Lake-S CPU should drop October 25(TweakTown)
Intel Raptor Lake & Alder Lake Leak: Dates, Core Configs, and 24 Cores to Fight AMD Zen 4(Moore's Law Is Dead)

Moore's Law Is Deadが6月時点の情報として“Alder Lake”およびその次の世代である“Raptor Lake”の情報を投稿している。

まず一番目は“Intel Alder Lake Design Overview - June 2021”と題された項目である。
 


“Alder Lake”の概要そのものはそれほど変わらない。“Golden Cove”と“Gracemont”を搭載したHybrid architectureである。それぞれのコアの性能であるが“Golden Cove”は“Tiger Lake”と比較して20%のSingle-thread性能向上を果たす。一方、“Gracemont”はHyperThreading technologyをなくした一方で命令セットを追加した周波数の低い“Skylake”のようなものと評されている。わざわざ「周波数の低い“Skylake”」と表現しているあたりは、周波数あたりの性能は“Skylake”と同等だが、動作周波数は低めであることを示しているのかもしれない(少なくとも“Gracemont”側が4GHz超で動作することはなさそう)。

デスクトップ向けの“Alder Lake-S”がLGA1700を採用し、PCI-Express 5.0に対応、メモリはDDR5/DDR4に対応する点はこれまでの情報と変わらない。

興味深いのは“Alder Lake”のハードウェア的なダイの構成である。第10世代の“Comet Lake-S”であれば10+2や6+2と表されたものである。“Alder Lake”は“Golden Cove”コア・“Gracemont”コア・iGPUの構成となるので“Golden Cove”コアが8-core、“Gracemont”コアが8-core、iGPUが32 EUであれば8+8+1と表すことができる。

とはいえ、これは表にした方がわかりやすい。

Golden CoveGracemontiGPU
Alder Lake "S1"8832 EU
Alder Lake "S2"6032 EU
Alder Lake "P1"6896 EU
Alder Lake "P2"2896 EU
Alder Lake "M"2896 EU


“P2”と“M”が全く同じに見えるが、“M”は超低消費電力向けで、PCI-Expressの世代は4.0にとどめられ、メモリはDDR5には対応せずLPDDR5ないしはLPDDR4Xへの対応となる。

デスクトップ向けの“Alder Lake-S”であるが、第10世代の“Comet Lake-S”同様2種類のコアからラインナップが形成される。どちらのコアもiGPUは32 EUと推定されるが、“Golden Cove”と“Gracemont”のコア数が2種類で大幅に異なっており、上位の“S1”と呼ばれるコアは“Golden Cove”が8-coreと“Gracemont”が8-coreの所謂8+8+1の構成となる。一方、下位の“S2”と呼ばれるコアは“Golden Cove”6-coreのみで構成され、6+0+1の構成となる。




続いてスケジュールの話にうつる。

デスクトップ向けの“Alder Lake-S”はまずTDP125Wの“K”モデルが先行して2021年10月25日に投入される。

  Core i9 12900K:8-core + 8-core + 32 EU
  Core i7 12700K:8-core + 4-core + 32 EU
  Core i5 12600K:6-core + 4-core + 32 EU

5桁の数字は適当に付けているのであまり深く考えないで欲しいが、これまで同様i9, i7, i5の3モデルの“K series”が登場する。Core i9は“S1”ダイのフルスペックとなる8+8+1、Core i7は“Gracemont”コアが4-core減らされて8+4+1、Core i5はi7から“Golden Cove”コアが2-core減らされて6+4+1の構成となる。この“K series”はいずれも使用されるのは“S1”のダイである。

続いて動画ではA seriesと称されているnon-Kモデルが2022年第1四半期に登場する。いわゆる無印モデルでこれまでであればTDP65Wのモデルである。ただし、かなり早期の情報であるが“Alder Lake-S”の無印モデルはTDP80Wという情報もあった。

  Core i9:8-core + 8-core + 32 EU (S1)
  Core i7:8-core + 4-core + 32 EU (S1)
  Core i5:6-core + 0-core + 32 EU (S2)
  Core i3:4-core + 0-core + 32 EU (S2)

Core i9とi7についてはK series同様8+8+1の“S1”のダイが用いられ、おそらくはK seriesと同様のスペックになると思われる。一方、Core i5とi3は6+0+1の“S2”のダイが用いられる。つまり“Alder Lake-S”のCore i5 (non-K) とi3には“Gracemont”コアは搭載されない(なんとなくCore i5 12600はCore i5 12600K同様の6+4+1で、Core i5 12500, 12400が6+0+1になりそうにも思えるが)。

このあたりIntelのデスクトップCPUにおける“Gracemont”の扱いがわかりにくいところである。Core i5の下位やCore i3はそこまでCPUパワーを求められない用途が想定されるだろうが、昨今は軽作業が複数立ち上げられることが多い(特にビジネス向けではOfficeを開き、Zoomを開き・・・etc)。この場合4-coreでも“Gracemont”があった方がバックグランドタスクをそちらで処理でき、数の少ない“Golden Cove”を主作業に回せるので(・・・多分)、電力効率は良くなりそうである。Hybrid architectureの普及のためにも、量も出るCore i5, i3は6+0+1ではなく6+4+1で作った方が素人目には良さそうに思える・・・と書いてはみたが、6+4+1のダイを作ろうとするとコアの配置が非効率的になりそうなので、もし8+8+1の下のダイをSmall coreありで作るとしたら4+8+1だろうか? 配置としてはこちらの方が収まりがいいが、数が出るCore i5を8+8+1のダイの無効化でまかなうことになり、Intelとしてはやりたくないのかもしれない。

Mobile向けは“Alder Lake-P”および“Alder Lake-M”ともにCES 2022―2022年1月の発表が予定されている。これらはデスクトップ向けと比較するとiGPUは96 EUとなり、Xe graphicsを名乗る(デスクトップ向けはUHD graphicsのまま)。
“Alder Lake-P”のうち6+8+2の“P1”はもっぱらH series向けに用いられ、Mobile向けで主流のU seriesは2+8+2の“P2”が用いられる。“Gracemont”が8-coreあるとはいえ、“Golden Cove”が2-coreに減少するのはいささか心許ない印象がある。4+0と2+8のどちらがいいのかという話になりそうだ。

別にMobileゲーミング向けに“Alder Lake-HX”というものが2022年第2四半期に予定されている。これはデスクトップ向けの8+8+1の“S1”のチップをTDP45~65WかつBGAとしたものである。ハイエンドdGPUを搭載する大型ゲーミングノート向けだろう。

  2021年10月25日:Alder Lake-S, K series (i9-K, i7-K, i5-K)
  2022年1月 (CES) :Alder Lake-P / Alder Lake-M 発表
  2022年第1四半期:Alder Lake-S A series (non-K model)
  2022年第2四半期:Alder Lake-HX (Enthusiast Gaming Notebook向け)



最後に“Alder Lake”の次―“Raptor Lake”である。
“Raptor Lake”は今のところ2022年の“Holiday season”―10~12月頃となる模様である。デスクトップ向けは引き続きLGA1700を用いるが、同時期に新チップセット (Intel 700 series) も投入される。

Hybrid architectureも引き継がれ、高性能コアは“Raptor Cove”、高効率コアは“Gracemont”となる。高性能コアである“Raptor Cove”は“Alder Lake”の“Golden Cove”の改良型で、IPCの向上・周波数の向上・Performance per wattの向上が行われる。一方、高効率コアは“Alder Lake”から変更はない。

“Raptor Lake”の最大構成は8-core+16-core―つまり“Raptor Cove”が8-core、“Gracemont”が16-coreとなり、“Gracemont”コアが倍増する。これによりMulti-thread性能の向上を狙う模様である。

メモリはより高速なDDR5へ対応(DDR5-5600以上?)、PCI-Expressについては言及がないが、おそらくは“Alder Lake”同様PCI-Express 5.0に対応するだろう。

“Raptor Lake”はもう少し先の製品であり、“Alder Lake”のようにどの製品がどの構成をとるかまではわかっていない。製造プロセスについてはMoore's Law Is Deadは言及していないが、過去の情報では10nm Enhanced SuperFinである。

7nmに移行するのは更にこの次の“Meteor Lake”となる。

しかし・・・8-core+16-core? デスクトップ向けのハイエンドならば12-core+8-coreの方が好まれそうだが、“Raptor Cove”を4-core増やすよりも“Gracemont”を8-core増やす方がコストがかからないのは想像に難くない。とはいえ、8-coreの“Raptor Cove”に対し、16-coreの“Gracemont”コアというバランスが実運用でどう評価されるかは本当にわからない。“Gracemont”多数がバックグラウンドタスクをゴリゴリこなしてくれるので軽快な動きとなるか、あるいは小っこいのがわちゃわちゃいても役に立たないか。どちらに転ぶかは・・・?

そもそもデスクトップ向け最上位が8+16+1と確定したわけではなく、デスクトップ向けは8+8+1、Mobile向けは4+16+2等になるのかもしれない。


コメント
この記事へのコメント
182138 
Alder Lake-Sの無印モデルのi5、i3は安牌を打ってきたか。実際に問題が起こるかどうかは別として、intelのCPUでヘテロの実装は初めてだからな。
ベンダーを安心させるためにボリュームゾーンには無難な構成を持ってこざるをえないか。
2021/06/11(Fri) 03:03 | URL | LGA774 #-[ 編集]
182139 
Raptor Lakeでとうとうコア数がbig>littleになったがこの流れは今後さらに加速するだろう
並列化しづらいタスクを処理するには高性能なコアが最適だ
この処理は並列化しづらいので多くのコアは必要とせずよって高性能コアは少数で十分である
一方並列化しやすいタスクの処理はコア数がものをいう
この処理はコアの性能を少々落としても多数揃えたいため高効率コアはなるべく多く欲しい

GPUをコア性能を大幅に落としたCPUの一種と考えるのが一番ピンとくるかもしれない
通常の処理は少数の高性能なCPUで処理し
並列化しやすく一つ一つは軽い多数の処理が必要な映像関連タスクを多数の高効率なGPUに任せる
今度はCPUの種類を増やして今までCPUで処理していたタスクについても同様のことを行うのだ

しかしbig-littleのコア数差が極端にあると一つの問題が起こる
big + littleのコア数が 2 + 200 のCPUに4つくらいまで並列化可能でそこそこ重い処理をさせた場合
2タスクをbigで2タスクをlittleで処理してもlittleコアが足を引っ張り処理完了までの時間が長くなるだろう
一方同じ処理をコア数 4 + 0 のCPUで行えばすべてのタスクをbigコアで行うため処理時間が短くて済む

この問題に対処するためコアの規模がbig-littleの2段階なのがゆくゆくは3段階、そして4段階になるだろう
例えばbiggest + bigger + big + little のコア数が 2 + 4 + 16 + 256 構成のCPUといった具合だ
並列化できない重い処理は2個のbiggestコアに割り振り
並列化可能な多数の軽い処理は256個のlitteコアに割り振り
そこそこ並列化出来てそこそこ重い処理は4個のbiggerコアや16個のbigコアに割り振る

コアの種類が増えることでアプリ開発者やOS開発者などソフト側が負う負担は一層大きくなる
しかし特性が異なるアプリ(どれだけ並列化できるか)全体について処理時間がより短くなるCPUを作るにはこうするしかないのである
2021/06/11(Fri) 03:03 | URL | LGA774 #-[ 編集]
182140 
高性能コアと高効率コアでスレッド数が対称だと何かメリットがある(非対称だとデメリットがあった?)のかな…
2021/06/11(Fri) 03:07 | URL | LGA774 #-[ 編集]
182141 
Rapter LakeのbigコアがRapter Coveというのは新情報ですな

SMALLコアが倍増とかなり大掛かりな変更のようで
モノシリックなメニーコアとしてユニークさが増しそう

対するAMDもZen 5で3nm・ハイブリッドとガチンコ対決で楽しみ
2021/06/11(Fri) 04:41 | URL | LGA774 #-[ 編集]
182144 
OSのタスク割り当てが未熟だと割り当てが適切に行われずパフォーマンスが低下するという可能性もあります。
それなりにテストはされるでしょうが広く使われているわけではないのでトラブルが多い可能性もあります。
2021/06/11(Fri) 09:06 | URL | LGA774 #-[ 編集]
182145 
ノートは4コア4コア96EUくらいのやつが1番ちょうど良さそうに感じるけどどうなんだろう
2021/06/11(Fri) 09:29 | URL | LGA774 #-[ 編集]
182147 
>>182139
CPUのコアがなぜ大きくなったのか。なぜマルチコア化したか。
そしてなぜいま非対称コアがトレンド化したのかの出発点が根本的に間違えているので
長文ながらもここまで全く意味がない&見当違いの文章ってのもある意味凄い
2021/06/11(Fri) 10:08 | URL | LGA774 #-[ 編集]
182149 
全コアぶん回す場合は消費電力考えたらlittleの方が良い場合も多いと思う
いくら性能が良いからといっても、ブレーカーが落ちたらなんにもならん
200w縛りとかでbigオンリーとlittleオンリーでのマルチ性能を比較してみたいね
2021/06/11(Fri) 10:19 | URL | LGA774 #-[ 編集]
182150 
最近Armではbigの高速版、bigの通常版、littleで3種コア混載CPUも出てきてるし
処理をbig向きとlittle向きで2値化する思想自体がもう古いのかもしれない
2021/06/11(Fri) 10:27 | URL | LGA774 #-[ 編集]
182152 
うーん、現状のWindows10環境ではSmallコアが16個あってもあんまり役に立つ感じがしないが
だからといってBigの方を増やしても今度は動作クロックが頭打ちになって性能発揮でないから・・・
Smallコアでも現状Skylakeと同程度の性能があるんだったら、Smallを増やしていく方向はアリなんですかねえ
2021/06/11(Fri) 11:59 | URL | LGA774 #-[ 編集]
182153 
Appleのbig.LITTLEの実装の場合、高性能コア「Firestorm」と高効率コア「Icestorm」の構成は

A14が2+4、M1が4+4、M1の上位版が8+4と言われてます。

上位版でbigコアを増やすAppleと
上位版でILITTLEコアを増やすIntel。

目指すものが違うんでしょうね。
2021/06/11(Fri) 12:12 | URL | LGA774 #-[ 編集]
182154 
Raptor LakeがApple M1Xのlittle半減2個と逆にlittle倍増16個とした方向が興味深い。どちらが勝つか? AMDに追っかけさせるには慣れないlittleの数で引き離したほうが有利と考えているのかな? いずれにせよ、資金力のあるINTELのTickTockモデル復活ののろしで、ユーザはとっても楽しみが増えました。
2021/06/11(Fri) 12:15 | URL | LGA774 #RAa2TALo[ 編集]
182155 
AMDはZen4でちょっとひねればすぐ出来そうだけど、5nm、DDR5になれば自由度が広がる
8(低電圧と言うか至適電圧CCX、HT無効)+8(HT有効CCX、OC可)+1(NAVI23、24)とか
...何に使うのかは知らん
2021/06/11(Fri) 12:48 | URL | LGA774 #W3ugQoag[ 編集]
182156 
ラプターはシネベンチではいい結果でそうだね
ゲーミングはzen 4との比較で弱そう
2021/06/11(Fri) 13:31 | URL | LGA774 #-[ 編集]
182157 
毎年のように新しいチップセットを投入できるのはさすがIntelだなあ。AMDごときじゃ開発リソースが足りなくて真似できない。
(でも、あんまり真似してほしくないな)
2021/06/11(Fri) 14:00 | URL | LGA774 #-[ 編集]
182158 
シングルでは上回っているcomet lakeに対してマルチコア使う重い処理ではスレッド数が同じZEN2のほうが早かったりしたから熱と電力を考えるとそこそこのコアをたくさん乗せたほうがいいのかも。
とはいえOS含め環境の整備がどの程度進むか楽しみですね。
2021/06/11(Fri) 14:52 | URL | LGA774 #-[ 編集]
182159 
6-8-96が欲しいなぁ
2021/06/11(Fri) 15:49 | URL | LGA774 #cRy4jAvc[ 編集]
182160 
いつも分かりやすく纏めてもらえるので助かります
2021/06/11(Fri) 16:23 | URL | LGA774 #-[ 編集]
182161 
> 2タスクをbigで2タスクをlittleで処理してもlittleコアが足を引っ張り処理完了までの時間が長くなるだろう
> 一方同じ処理をコア数 4 + 0 のCPUで行えばすべてのタスクをbigコアで行うため処理時間が短くて済む

SMTありで処理すると同じことが既に起きているけどね
4コアSMTで処理量が同じ5〜7タスク(2コアなら3タスク)を実行すると同じ事が起こる。
SmallコアはBigの論理コア相当の処理性能になるだろうから、SMTでもBigSmallでもスレッド数に合わせたタスク数になるようにすれば済む話。
もちろん調節できないこともあるが、BigSmall以前にSMTで既に起こっていることなのでどうしようもない。
2021/06/11(Fri) 18:27 | URL | LGA774 #-[ 編集]
182162 
デスクトップ用の廉価グレードに
高効率なGracemontコアがないのは
個人的には痛いなぁ・・・
2021/06/11(Fri) 20:32 | URL | LGA774 #JalddpaA[ 編集]
182163 
> 182139
長々書いてるところ悪いんだけど、Alderでもモバイルは既にlittleが多いしUは2+8を4+0の後継にするくらいlittle重視なんだよなぁ
ヘテロの最適化がそう簡単ではないというのもPS3が15年前に出た頃からもうよく言われてた話でして・・・
2021/06/11(Fri) 21:26 | URL | LGA774 #-[ 編集]
182164 
大して活動してないプロセスが多数常駐してる最近のOSだと、スモールコアの追加が消費電力の削減に効果あるんかもなぁ。
2021/06/11(Fri) 22:25 | URL | LGA774 #-[ 編集]
182166 
>>182153
Appleはスマホ寄りでLITLLEを待機用、bigを処理用と見てるんだろうな。
もしもっと上位SoCを作るならbigの上に1コアだけSUPERとか作りそう。(Snapdragonがそんな感じ)

一方でintelはHPC寄りで、低密度な旧世代プロセスでスループットを追求したAMDの建機シリーズの発想だわな。

狙いとしては対極だがどちらも真っ当に思える。
2021/06/11(Fri) 23:02 | URL | LGA774 #-[ 編集]
182169 
ほんとに秋に出るの?
Rocket lakeマジでいらない子じゃん…。
2021/06/11(Fri) 23:27 | URL | LGA774 #-[ 編集]
182170 
>182159
6+8+96EU これデスクトップ用に欲しいよね
2021/06/12(Sat) 00:45 | URL | LGA774 #-[ 編集]
182171 
思ったんだがbig+littleにするよりSMT/HTのスレッド数を増やしたほうがみんな幸せになれるんじゃね?
OSの対応も要らないか、あってもbig+littleよりは難しくなさそうだし。
2021/06/12(Sat) 04:43 | URL | LGA774 #-[ 編集]
182172 
>182163
>182147
低消費電力のローエンドならまだしもハイエンドでなぜbigコアを増やさないんだという声がこの記事含めネット上で散見されるので別におかしくないんだよいうのが言いたかったことの一つ

例えばbig-littleでbigコア8個構成でコア1個あたりトランジスタ数2億個、消費電力10WのCPUに対してbigコアの数を減らせといった場合
×コア1個あたりトランジスタ数2億、消費電力10Wの2コアにする
○コア1個あたりトランジスタ数8億、消費電力40Wの2コアにする

ここら辺がbigコアを増やせと言ってる人に誤解されてるところなのかなと思う

使用可能なトランジスタ数と消費電力には上限があるのだからBigコアの数を増やせというのは
bigコア1個当たりのトランジスタ数と消費電力を減らせと、即ち性能を落とせと言ってるに等しい

そのためlittleが多くてbigが少ないのはそれだけでbig軽視となるわけではない
(誰もbig軽視なんて言ってないけど182147をそうとらえる人がいそうなので念のため…)
2021/06/12(Sat) 05:20 | URL | LGA774 #-[ 編集]
182177 
LITTLEをやたらと増やさず待機時の省電力性に割り切ったApple式のほうが賢い気がしてきた
特にモバイルだったらバッテリの持ちは絶対こっちのほうが良いだろ

ただintelはデスクトップではAppleとは比較にならないシェアがあるし
プロセスがアキレス腱になってる以上は性能据え置きで
フットプリントを減らすのは至上命題だからなぁ

AMDも生産は弱点だがZen 5はまた別なことを狙ってそうだし
面白い時代になった
2021/06/12(Sat) 10:18 | URL | LGA774 #-[ 編集]
182178 
182138だけど。死体蹴りみたいで悪いが、

>132139
問題規模と処理時間の制約がごっちゃになってないか?
問題規模の大小、時間的制約の有り無しで条件分けしてベンチ取ったらこんな感じにならないか。
(有利=スコアが高い)

①問題規模:小、時間的制約:あり 少数のビッグコアが性能で有利
②問題規模:小、時間的制約:なし 少数のリコルコアが消費電力で有利
③問題規模:大、時間的制約:あり 多数のビッグコアが性能でおそらく有利
④問題規模:大、時間的制約:なし 多数のリトルコアが性能と消費電力で有利

①はオフィスアプリとかの軽いアプリを人間が操作している場合
②はバックグラウンドで動いているOSのサービス
③は3Dのゲームで遊んでいる場合
④は数値解析のイメージだな。

今後インテルがシェアを取りにいきたい市場によってビッグ/リトルのベストミックスは変わってくるんじゃないか?
2021/06/12(Sat) 11:11 | URL | LGA774 #-[ 編集]
182180 
てっきり高性能コアの数でSKU展開するものだと思ってたけど、そうじゃないんだ。おっもしろーい
2021/06/12(Sat) 12:01 | URL | LGA774 #-[ 編集]
182181 
馬鹿なので、182172の言いたい事を理解するのに3分くらいかかったんだけど、この人は超多コア低クロックのCPUを使ってみると良いんじゃないかな。
前に、Xeonで10C20Tの2GHzなやつを使ったとき、フルロードで50Wも食わなくて優秀だったけど、4C8Tの5GHzと同じだけ快適というわけではなく、普段のWindowsの操作はモッサリの極みだった。
だから、消費電力を犠牲にしてでもシングルスレッドの性能を求める必要はある。問題は、どこまで発熱を許容するかっていうことだけど、それはユーザーによって違うから、好きなの選べば?っていう感じ。
だから、182178の言いたいことは良くわかる。
2021/06/12(Sat) 15:16 | URL | LGA774 #-[ 編集]
182183 
>182171
SMTは結局のところ絵に描いた餅で、そんなに性能出せないし下手をすれば性能が下がってしまう
だからHTTを削ってまでコアを小さくする、かわりにコアを増やすという選択に出たのが今のIntel
AMDもそのうちそうなると思う

ちなみにSMTで性能出すには、アプリ側の負担が大きくてかなり面倒くさいことになる
OSはCPUの演算ユニットが何待ちで止まってるかなんて知らずにスレッドを割り当てるので、
そこはアプリ側がうまく割り当てられるように組まないといけないが、これかなり難易度高い話
だから、SMTで性能出せるアプリはエンコとか特殊なモノに限られてるってのが実情で
ソフト開発者からすると単純にコアの数を増やしてくれた方が圧倒的に楽なんだよ
2021/06/12(Sat) 15:54 | URL | LGA774 #-[ 編集]
182184 
>182171
LITTLE無しだと些細な処理でも短時間とは言えbigコアが全開になる。
今どきのOSはバックグラウンドタスクが幾つも走ってるから
bigコアをなかなか深いスリープに落とせないのでは。
2021/06/12(Sat) 16:00 | URL | LGA774 #-[ 編集]
182185 
最近リース落ちで出回り始めたSkylakeのi5 4C4T 35W使ってるが…遅い。。。
Alder Lakeがこんなにもっさりだったらかなわんな。
2021/06/12(Sat) 16:11 | URL | LGA774 #-[ 編集]
182186 
>Raptor Lakeでとうとうコア数がbig>littleになったがこの流れは今後さらに加速するだろう


不等号の向きすらまともに書けないのか・・・
そして無駄な長文
2021/06/12(Sat) 17:09 | URL | LGA774 #1wIl0x2Y[ 編集]
182187 
>例えばbiggest + bigger + big + little のコア数が 2 + 4 + 16 + 256 構成のCPUといった具合だ

100以上の汎用小規模コアを載せるなんて馬鹿なことは、効率面を考えたらやらない。むしろ専用回路を載せる。セキュリティプロセッサ、AIプロセッサ、ビデオエンコーダ・デコーダなどをCPUに合い盛りするという実例が、今まさに実用化・商用化され、x86でも既に一般に普及している。

ただしマーケティング手法として「コア数が大きい方が馬鹿な消費者にウケるやろ」という理由で、汎用littleコア特盛に進むという可能性は否定はできない。
2021/06/12(Sat) 17:35 | URL | LGA774 #1wIl0x2Y[ 編集]
182188 
Intelが理にかなった最適な構成で製品を出すとは限らない。これは俺も含め皆さん肝に銘じておいた方がいいでしょう。

いかに消費者をだまくらかして「売れる物」を出すか、ちゃんと考えてきますよ。そして可能なら「安上がりに作れて高く売れる物」を作る努力をしますよ。


>今後インテルがシェアを取りにいきたい市場によってビッグ/リトルのベストミックスは変わってくるんじゃないか?

確かに。ベストミックスは用途によって変わるでしょうね。性能面で考えても1つの答えに収束するとは思えない。販売戦略・マーケティングの面で考えても1つの答えに収束するとは思えない。
2021/06/12(Sat) 17:44 | URL | LGA774 #1wIl0x2Y[ 編集]
182189 
「デスクトップにsmallコアは不要」と叫ぶ人は、電力、ダイサイズ、リングバスの三重の問題があることを分かっていない。


1.14nmのCPUのコア数とダイサイズ(KBL~CML)

KBL-S(4C) 126平方mm
CFL-S(6C) 153平方mm
CFL-R(8C) 180平方mm
CML-S(10C) 206平方mm
つまり、14mmだと2コア≒27平方mm。


2.思考実験(単純にシュリンク)

CFL-R(8C、180平方mm)から機能拡張を行わず、単純にシュリンクすれば、面積が2/3になったとして
(14nm→10nmなら面積は約半分のはずだが、ハイパースケーリングに失敗した後なので保守的に見積もって)2コア≒18平方mmなので
CFL-10nm(8C) 120平方mm?
CFL-10nm(16C) 192平方mm?
なんていうのができたのかもしれない。しかし、電力の問題で、全コア5GHzなんてことはまずできない。
しかも、シングルスレッドの性能はCMLと同等。
さらに、リングバスを使う限り、16Cは現実的ではない。

実際のIntelは8コアに抑えた上で、コア当たりのIPCを高める方向に舵を切った。


3.10nm→14nmにバックポート(RKL)

IPCを高め、10nmで作ったICLはクロックを高められないため、14nmにバックポートしたのがRKL。
RKL-S(8C) 290平方mm
これはサーバーCPUに迫るサイズであり、明らかに無理をしている。


4.純粋な10nm(TGL)

TGL-H(8C) 200平方mm強
TGL-U(4C、GPU強) 150平方mm弱

CML-S(10C)とTGL-H(8C)がほぼ同サイズであることに着目。ダイサイズから見て、10nmで経済的なのは8コアまで。
…というより、8コア200平方mmに収まる範囲でコアを強化したのがTGLというべきか。

これ以上Bigコアを増やすのは電力と大サイズの面から難しいので、Intelはsmallコアを混載する方向に舵を切った。


5.今後の予想と妄想(ADL)

ADL-S1(8+8) 220~230平方mm?
i7以上に使われるダイと考えると電力、ダイサイズ的にはOKだが、16コアをリングバスで結んで、十分な性能は出るのか?
ADL-S2(6+0) 160~170平方mm?
これが謎。4+4あたりで作れば6+0よりダイサイズが抑えられ、

i9-129 8+8≒10
i9-128 8+6≒ 9.5
i7-127 8+4≒ 9
i5-126 6+4≒ 7
i5-125 6+2≒ 6.5
i5-124 6+0= 6
i3-123 4+4≒ 5
i3-122 4+2≒ 4.5
i3-121 4+0= 4
Pentium 2+4≒ 3
Cel上位 2+2≒ 2.5
Cel下位 2+0= 2

みたいなラインナップも実現可能なのだが(Big≒small×4として計算)。
S2を6+0で作ると言うことは、smallコアはおまけではなく、i7以上の目玉機能という扱い?
i3以下はCML-RRでお茶を濁すつもり?
2021/06/12(Sat) 18:49 | URL | 物知り #-[ 編集]
182190 
>182186
やっぱり不等号逆だよな?
俺が急にアホになったかとおもった。

> 182139
> 例えばbiggest + bigger + big + little のコア数が 2 + 4 + 16 + 256 構成のCPUといった具合だ
現状、そんなCPUが無い理由をよく考えた方がいい。
作れるが開発コストに見合わないだろうよ。
集積回路作ったことないと想像できないだろうけど検証作業が莫大になって続けられなくなる。

そんなことするならFPGAつんで処理毎にアクセラレータ組んだ方がマシだわ。

まぁ、後は、長文はウザいからやめとけ。
2021/06/12(Sat) 18:53 | URL | LGA774 #-[ 編集]
182191 
低性能メニーコアとかIntelが否定してたbullそのままではないか
2021/06/12(Sat) 19:42 | URL | LGA774 #-[ 編集]
182192 
>182178
>今後インテルがシェアを取りにいきたい市場によってビッグ/リトルのベストミックスは変わってくるんじゃないか?
ユーザーによって変わるニーズを一つのCPUでなるべく満たそうとしたときの構成が 2 + 4 + 16 + 256 とかになるんじゃないってこと

>①問題規模:小、時間的制約:あり 少数のビッグコアが性能で有利
→2個のbiggetで処理
>②問題規模:小、時間的制約:なし 少数のリコルコアが消費電力で有利
→256個あるlittleのいくつかで処理
>③問題規模:大、時間的制約:あり 多数のビッグコアが性能でおそらく有利
→4個のbiggerや16個のbigで処理
>④問題規模:大、時間的制約:なし 多数のリトルコアが性能と消費電力で有利
→256個のlittleで処理

bigをただ無暗に増やすだけした場合コア当たりの性能低下に繋がるため①のユーザーを切り捨てることになる


>182181
そう。だから大規模コア少数と小規模コア多数(そして中規模コアそこそこの数)の構成になってくるんじゃないかと言っている

>182187

>100以上の汎用小規模コアを載せるなんて馬鹿なことは、効率面を考えたらやらない。むしろ専用回路を載せる。セキュリティプロセッサ、AIプロセッサ、ビデオエンコーダ・デコーダなどをCPUに合い盛りするという実例が、今まさに実用化・商用化され、x86でも既に一般に普及している。
確かにこの可能性は大いにある。現にx86だけじゃなくGPUも専用回路を載せる流れになっている
2021/06/12(Sat) 19:42 | URL | LGA774 #-[ 編集]
182193 
クロックあたりの性能がSkyLake並であるなら、下位モデルはリトルコアだけでいいような気もするのだが。リトルコア4~8つにiGPU多めにしてくれたほうが、TigerLakeよりも高効率な良品廉価になりそうな。
2021/06/12(Sat) 19:47 | URL | LGA774 #-[ 編集]
182194 
big.LITTLEの実装で先行するスマホ向けCPUのコア数の構成は
Qualcommのsnapdragonの場合は上位から

888 :1-core + 3-core + 4-core
780G:1-core + 3-core + 4-core
778G:1-core + 3-core + 4-core
690 :0-core + 2-core + 6-core
480 :0-core + 2-core + 6-core

SamsungのExynosのの場合は上位から

9 Series 990 :2-core + 2-core + 4-core
9 Series 980 :0-core + 2-core + 6-core
7 Series 9611:0-core + 2-core + 6-core

こうして見ると、上位版にLITTLE多コアを割り当てるIntelのラインナップは異端だね。
2021/06/12(Sat) 19:55 | URL | LGA774 #-[ 編集]
182195 
> 182185
なにに使ってるか知らないけど、最近5000円で手に入れた6600はブラウジングやYouTube、ドキュメント作成とかなら全く遅さ感じないけどね。
2021/06/12(Sat) 20:01 | URL | LGA774 #-[ 編集]
182196 
“Raptor Lake”の8+16は、順当にいけば謹製シネベンチでZen3コア 17個分のスコアを叩き出すだろうね

そのスコアが誰にとってのベストミックス(誰得)なのかは知らんけど
2021/06/12(Sat) 21:10 | URL | LGA774 #-[ 編集]
182197 
>ソフト開発者からすると単純にコアの数を増やしてくれた方が圧倒的に楽
これ、書いてある通りの意味だとしたら、はっきり言って大間違いだと思う。SMTだろうがマルチコアだろうが、個人向け用途では(それこそエンコードのような用途を除けば)スレッド並列を積極的に活かすソフト開発は難易度が高い。SMTの場合リソースの競合を考えなければならない分やっかい、という点では正しい指摘だが、本質的にスレッド並列活用アプリの開発が困難であることは同じ。最近でこそ色々革新が進んだり、多少なりともマルチコアの活きる用途が増えたのかもしれないが、10年前と比べればまし、といったレベルにしか思えない。

仮に「異種混合より単純な同一化のマルチコア化の方が楽」という意味で言ったのならその通りだろう。
2021/06/12(Sat) 21:58 | URL | LGA774 #9zOzYU0I[ 編集]
182198 
>今後インテルがシェアを取りにいきたい市場によってビッグ/リトルのベストミックスは変わってくるんじゃないか?

big.LITTLEって、SaaS向けのCPUとして考えたら最適解じゃないかしらん??
なので、XEONはbigそこそこLITTLE盛り盛りな流れになるのでは。
今だって、最上位のCPUって、周波数低いけどコア数もりもりでしょ??

一部、オンプレ、またはIaaS向けとして、big盛り盛り、LITTLEそこそこも出すだろうから、それをPC向けとして降ろしてくるんじゃないかなーと。
個人的には、12+8+1よりも0+48+0が出てくれたらなとw
2021/06/12(Sat) 22:26 | URL | LGA774 #-[ 編集]
182199 
エンコード等のようにいくら並列処理に向いた作業であっても、複数ノードに処理させるためにソフトウェアの「並列化」を行うと効率は低下します。1コアだと1分で済む作業が、2コアだと30秒という訳には行きません。並列化にオーバーヘッドは付き物です。また実行順序が決まっていて絶対に並列化が不可能な処理も存在します。スレッド数が増えれば増える程、効率は落ちます。

CPU側(ハードウェア側)は逆に、ある一定程度まではコア数が増える程効率は上がります。大きな1コアのIPCを2倍に高めるためには回路規模を4倍にしなければならないみたいな最適化の限界が訪れたので、IPCの向上は程ほどで諦めて、コア数増加に舵を切りました。

つまり並列実行はバランスなんですよ。コア(スレッド)増やせば増やすほどソフトは効率悪化、ハードは効率向上という、相反する要素のバランスです。無暗にlittleを100コアとか256コアと増やしても、そこでプログラム走らせて効率が青天井で上がるなんて幻想は捨ててください。走らせるプログラムによって最適なバランスがある。
2021/06/12(Sat) 23:04 | URL | LGA774 #1wIl0x2Y[ 編集]
182203 
何か必死に論理武装して議論したい人が居るけど3行でまとめて欲しい
机上の空論や理想論だけで物は作れないよ
ソフトもハードも作ってた人間からしたら、書いてる事の殆どがただの知識のひけらかしにしか見えない
別に間違ってる事を言ってるとは思わないけど、ここで何を言いたいのか意味不明
2021/06/13(Sun) 02:20 | URL | LGA774 #-[ 編集]
182205 
伸びてるけどワイが一言でまとめてやるわ

「Intelの人そこまで考えてないと思うよ」
2021/06/13(Sun) 03:12 | URL | LGA774 #-[ 編集]
182206 
流石にSMTとコア数ならコア数が多い方が楽だし性能も上がる
でも趣味でプログラム書いている身としてはMIMDやSIMDはどのみち大変
昔みたく周波数が上がりまくってくれるのが一番楽

シングル性能は体感的な速度に強く関わるから重要なのは分るけどbigも8コアもあるし十分でないの?

やたらsmallコアが沢山あっても性能は上がらないと力説してる人がいるけどそれならやたらbigコア増やしてもどのみち性能上がらないじゃん
つまりbigコアはコストもかかるし寧ろ数を減らしてでもIPCに全振りしてくれた方が良い

ただ100overも要らないけどsmallコアも最終的には64くらいは欲しいかなそんなに汎用コアはいらない専用回路乗せるというならAMDのTRは何なんだよって話になってしまうし

intelとAMDで同じbig.littleでも方向性が異なりそうで楽しみだ
これが王道だからという理由で似たような商品ばかり出されても正直面白く無い

本当にsmallコアを高性能方面で使えるのか、Zen 4Dとか全然littleじゃない気がするけど大丈夫なのか…あたりが見どころだと思う
2021/06/13(Sun) 04:01 | URL | LGA774 #-[ 編集]
182207 
>>182203
長文を読めない人が多いから3行でまとめなければならないのは2ch系匿名掲示板の風習ではあるけど
その手の掲示板の常識を他のサイトに持ち込むのは良くないよ
2021/06/13(Sun) 04:10 | URL | LGA774 #-[ 編集]
182209 
極端に多コアと相性がいい処理って基本的にはもうGPUのほうが主戦場なので little どんどん増やす方向はかなりニッチになる気はする。
2021/06/13(Sun) 04:52 | URL | LGA774 #-[ 編集]
182210 
Intelのbig.LITTLEは他社の様に省電力や高性能を狙ったものではなく、
電力制限でbigコアを増やせないからでしょ。
10nmプロセスのデスクトップCPUをなかなか出せなかったのと同じ流れ。

つまりは、bigコアを増やせないIntelの製造上の制限回避の為。

大体、big.LITTLEで先行するスマホCPUでさえ多くてもLITTLEは6コアなのに、PC向けOSでいきなりLITTLEが8coreとか、到底使いこなせるとは思えない。
2021/06/13(Sun) 06:00 | URL | LGA774 #-[ 編集]
182211 
消費電力を気にするならdGPUのいらないiGPUを乗せるのが一番だと思うけどなぁ
2021/06/13(Sun) 06:42 | URL | LGA774 #-[ 編集]
182212 
> 182205
会社の浮沈がかかってるんだから
めっちゃ考えまくってるよww
2021/06/13(Sun) 06:50 | URL | LGA774 #-[ 編集]
182213 
>182194
>上位版にLITTLE多コアを割り当てるIntelのラインナップは異端

でも消費電力の枠から考えたらintelのほうが当たり前じゃない?
あるコア数より増えればbigは消費電力削減で動作周波数下げなきゃいけない。
だったらbigにする意味がないから最初からLITTLE使っとけとなる。

スマホはハイエンドでもPCより最大コア数が少ないのと短時間のブーストなら
TDP超えられるからbigを2→4コアとかに増量する意味はあるが。
2021/06/13(Sun) 07:10 | URL | LGA774 #-[ 編集]
182216 
>「Intelの人そこまで考えてないと思うよ」

Intelのダイスタッキングは、ボリュームゾーンに投入できるほど完成度は高くない
かと言ってHCCクラス、XCCクラスのモノシリックをボリュームゾーンに投入する気もない
(800Wの消費電力モンスターを投入したとしても、AMDの 3D V-cacheの16c32tに勝てるとは思えないけど)
big.littleは単なる悪足掻き
2021/06/13(Sun) 08:06 | URL | LGA774 #-[ 編集]
182219 
>ただ100overも要らないけどsmallコアも最終的には64くらいは欲しいかな
>そんなに汎用コアはいらない専用回路乗せるというならAMDのTRは何なんだよって話になってしまうし

Knights Landing Phiと EPYC,TRの明暗を分けた要因は一体どこにあるんだろうね
2021/06/13(Sun) 11:22 | URL | LGA774 #-[ 編集]
182220 
>>182203
このコメントが4行なのは非常に味わい深い
2021/06/13(Sun) 12:07 | URL | LGA774 #-[ 編集]
182221 
実際にlittleを64コアとか72コアに増やしたLarrabee思想の「Xeon Phi」はどうなりましたか?
ハッキリ言って「いらない子」でしたね。
まあこいつは拡張カードだったので、それ自体にbigは載っておらずメインCPUがbigの役割でしたけど。


>極端に多コアと相性がいい処理って基本的にはもうGPUのほうが主戦場なので little どんどん増やす方向はかなりニッチになる気はする。

まさにそうですね。本当にニッチ。もしそこに大きな需要があったのならAMDのBulldozerもバカ売れしてたはずですよ。でも現実には需要が無かった。
2021/06/13(Sun) 13:22 | URL | LGA774 #1wIl0x2Y[ 編集]
182222 
なんかインテルはモバイル向けでビッグ4コアを嫌がってるように見える
2021/06/13(Sun) 13:27 | URL | LGA774 #-[ 編集]
182223 
>そんなことするならFPGAつんで処理毎にアクセラレータ組んだ方がマシだわ。

これスマートで賢い答えだよね。
2021/06/13(Sun) 13:29 | URL | LGA774 #1wIl0x2Y[ 編集]
182224 
>ただ100overも要らないけどsmallコアも最終的には64くらいは欲しいかなそんなに汎用コアはいらない専用回路乗せるというならAMDのTRは何なんだよって話になってしまうし

いうてもRyzen Threadripperはbigコアの山盛りであって。決してsmallコアの山盛りではないからねぇ。
それはXeonも同じ。
2021/06/13(Sun) 13:42 | URL | LGA774 #1wIl0x2Y[ 編集]
182225 
bigとLITTLEで机上の空論を長文で書いている人は
x86の、IntelのLITTLEコアがARMと同じでbigコアと同じ命令セットを持った簡易版と思っていそう
実際には今の情報ではAVXがなかったりと完全に同じではないけどね
将来的にはbig.LITTLEで正しく協調&割り振りができるように命令セットの共通化がはかられていくだろうけど、
その何年かの時代の話を机上の空論で長文書き込んでも記事内容と外れすぎ&隙自語過ぎてちょっと…

普通に記事内容に沿ったいまの"Alder Lake"や"Raptor Lake"の話をしてほしいわ
記事内容に沿わないあなたの妄想になんて誰も興味がない
2021/06/13(Sun) 13:51 | URL | LGA774 #-[ 編集]
182227 
なんかすげえな、絶対にダメなんだって言ってる人いるけど周波数の抑えられたハイパースレッドのないコメットレイクが16個載るって考えたら侮れないとおもうけどね。
2021/06/13(Sun) 16:52 | URL | LGA774 #-[ 編集]
182229 
>182223
Threadripperみたいな個人とか研究室レベルの汎用WSで
処理が変わるたびにいちいちFPGAなんぞ組んでられん。
実際やろうとするとスマートどころかかなり泥臭いぞ。
2021/06/13(Sun) 17:02 | URL | LGA774 #-[ 編集]
182231 
>>182221
Xeon phiもBulldozerも本質は電力効率の競争だよ

電力効率は高ければ高いほどいい
コア当たりの性能は高ければ高いほどいい
コア数は多ければ多いほどいい
2021/06/13(Sun) 17:26 | URL | LGA774 #-[ 編集]
182237 
>182229

どうしてそんな頓珍漢なレスしてるんだい?大丈夫?

littleを100コア載せるニッチ向けな商品作る位なら、FPGAの方がいいねその方が商品力があるねという話をしてるんだよ。ニッチな市場ではその方が売れる。

Bigを100コア載せたThreadripperはニッチ向けではないし、その時点で商品力があるから何もいじる必要はない。

Big100コアなら個人とか研究室レベルの汎用WSにそのまま使ってどうぞ。little100コアはそういう市場向けに出しても魅力が無くて売れませんから。実際にXeon Phiも売れず、BulldozerベースのOpteronも売れず。現実をみようね。
2021/06/13(Sun) 20:07 | URL | LGA774 #1wIl0x2Y[ 編集]
182238 
>182231

電力効率の良さをアピールするために、絶対性能を犠牲にしたBulldozer路線は大失敗しています。

ブル路線がクライアント市場でこけるのは当たり前だけど、サーバ市場でもBulldozerは「いらない子」だったんだよ。
2021/06/13(Sun) 20:13 | URL | LGA774 #1wIl0x2Y[ 編集]
182240 
コメント欄で争う人嫌いです。
2021/06/13(Sun) 20:57 | URL | LGA774 #TQJJvfrU[ 編集]
182243 
とりあえず、Alderlakeがきちんと製品として出てくるかどうかが問題。
きちんと出てきたら、省エネ性能も正しく評価できるだろうし。

個人的には、AlderlakeはDDR5の価格で買う意味を感じていないし、RapterlakeもAlderlakeの小改良に過ぎないとなると、完全にブラッシュアップされるMeteorlakeが本命でしょうかね。
2021/06/13(Sun) 22:17 | URL | LGA774 #-[ 編集]
182251 
FPGAのダイナミックコンフィギュレーションがOSがあり得ないほど高速にやれるようになればbig.littleとかの弱いヘテロジニアスコンピューティングしなくていいんだよね。(GPUとか専用回路などの強いヘテロジニアスはまだいるけど)

プロセスごとにコードモーフィングみたいにバイナリ解析してOSが最適な実行ユニットを構成を決定してプロセスごとにCPUバックエンドの実行ユニットの所有権やFPGA内のFMA回路の比率を変更しながら処理できたら一番性能出せるんじゃないかな?

完成まで死ぬほど難しいしバグまみれになるしVLIWのような静的解析の限界(Itanium...)にぶち当たるしなによりOSがCPU構成を動的に管理するとかクリティカルなエラー祭りでBSODだらけになりそうだし絶対に開発したくないが…

2021/06/14(Mon) 02:30 | URL | LGA774 #-[ 編集]
182252 
現状ゲームとかのアプリだとせいぜい8コアくらいが最大でそれ以上コア数増やしても性能伸びるやつはごく少数。エンコードなどで複数コアを並列動作するアプリとかだとコア使い切るところまでスケールするけど、こういうのは電力1/3でコア数3倍でもそれなりにスケールする。
まあインテルはこう考えてるんだろう。だからbigコアは8コアにとどめてsmall増やす方がカバーできるアプリは多いと。
2021/06/14(Mon) 02:58 | URL | LGA774 #-[ 編集]
182253 
>>182225
恐らくatom系コアに興味ないんだろうけどGracemontはAVX2に対応するという見方が主流だよ
根拠はintelのGracemont紹介時に"Vector Perf"とあるから
勿論それがAVX2だとは明言されてはいないんだけど普通に考えれば
”AVX2使いたければsmallコアを切ってから再起動してね”なんてやったら非難轟々になるからね

あと命令セットの共通化を図るんじゃなく普段は共通の命令しか使えず
core系にしか無い命令を使いたい時はsmallコアを切ってAtom系特有の命令を使いたい時はbigコアを切ってから再起動する手動切替方式になるらしい

少々面倒だけどAVX-512やAtom系特有の命令は使う人がそれ程多くないので仕方が無いのかな
2021/06/14(Mon) 03:26 | URL | LGA774 #-[ 編集]
182254 
>>182221
Xeon Phiは天河二号に使われて当時のスーパーコンピュータの性能ランキングで世界一を取っていたし
Larrabeeも馬鹿にされる事は多いけど発想自体は良かったよ
2021/06/14(Mon) 04:41 | URL | LGA774 #-[ 編集]
182257 
>182227
>周波数の抑えられたハイパースレッドのないコメットレイクが16個載るって考えたら侮れない

だよねえ普通に考えるとこうなるけど、妙に難しく考えたり
ソフト側で何か特別な細工しないと性能出ないとかって勘違いしてる人が多すぎな気がする
2021/06/14(Mon) 10:43 | URL | LGA774 #-[ 編集]
182258 
>>182225
特定のコアでないと処理できないない機能はHypervisor経由で行う様になるのではないでしょうか?
次のWindows11はHypervisorと一体化も考えられますでしょう。
2021/06/14(Mon) 10:45 | URL | Mr.XmkⅡSR #9DJQlDJQ[ 編集]
182259 
FPGAのダイナミックコンフィギュレーションがOSがあり得ないほど高速にやれるようになればbig.littleとかの弱いヘテロジニアスコンピューティングしなくていいんだよね。(GPUとか専用回路などの強いヘテロジニアスはまだいるけど)

プロセスごとにコードモーフィングみたいにバイナリ解析してOSが最適な実行ユニットを構成を決定してプロセスごとにCPUバックエンドの実行ユニットの所有権やFPGA内のFMA回路の比率を変更しながら処理できたら一番性能出せるんじゃないかな?

完成まで死ぬほど難しいしバグまみれになるしVLIWのような静的解析の限界(Itanium...)にぶち当たるしなによりOSがCPU構成を動的に管理するとかクリティカルなエラー祭りでBSODだらけになりそうだし絶対に開発したくないが…

2021/06/14(Mon) 10:52 | URL | LGA774 #-[ 編集]
182260 
暫く放っておくとCPU使用率がガーンと上がるWindowsのプロセス、
あいつらを全部Gracemontだけで動くようにしてくれたらいいな。
まぁ、暫く放っておかずにシャットダウンなりスリープさせろと叱られそうだが...
2021/06/14(Mon) 11:07 | URL | LGA774 #-[ 編集]
182261 
>そんなことするならFPGAつんで処理毎にアクセラレータ組んだ方がマシだわ。

XeonでオンパッケージFPGAあったな。動的再構成が出来たかどうか知らんけど。
2021/06/14(Mon) 11:14 | URL | LGA774 #-[ 編集]
182266 
インテルがi9 i7を凍結すれば全て丸く収まるんだよ
最上位は8コアのi5にして LITTLEの代わりに Xeを盛れば皆幸せになれる
無理やりi9 i7をねじ込んだ結果、良品揃いだったミドルローのラインナップまでズタボロに破壊された
2021/06/14(Mon) 18:58 | URL | LGA774 #-[ 編集]
182267 
まともなベンチも公式発表もないのにご苦労なこった
どうなるかわからんから情報が楽しみで仕方ない
結果遅いかもしれんが、それはそれでまた面白い
2021/06/14(Mon) 22:27 | URL | LGA774 #-[ 編集]
182269 
周波数の抑えられた16コアのコメットレイクって言ってる方いますけど周波数をどこまで抑えるか次第でしょう
極論1GHzのコメットレイクと3GHzのCore2ならたぶんCore2の方が速いわけでいくらIPCが上がっても短時間のブースト時ではなく定格の周波数がわからないと何も言えないと思います
2021/06/14(Mon) 23:27 | URL | LGA774 #-[ 編集]
182272 
>182237
littleもbigも相対的なコアの大きさの表現に過ぎないよ。
ただ、せいぜい300Wとかその程度の電力制限ではGolden Coveが100コアもあるようなCPUで許容される定格動作周波数はたかが知れてる。
そうした意味ではbigとlittle…Golden Cove 100コアとGracemont 100コアとで絶対性能に差があるとは思えないね。
2021/06/15(Tue) 00:28 | URL | LGA774 #-[ 編集]
182273 
こういう非対称構造ってPS3の時は使いづらいって不評だったんだけどな。
微細加工の技術向上が限界を向かえてプロセスの進化がどん詰まった結果、四の五のいってられなくなったんだろうな。

ARMとINTELの戦いはARMの勝ちだな。
2021/06/15(Tue) 00:28 | URL | LGA774 #-[ 編集]
182279 
Alder Lake、この構成通りだと、うまく行かなそうな予感。
コアの組み合わせが煩瑣。

インテルの自信のなさがにじみ出ている。
2021/06/15(Tue) 02:39 | URL | LGA774 #-[ 編集]
182280 
LITTLE否定派な人達は、SMT無効にしているのかしらん。。。
という冗談はさておき。

4コア 3Ghz
2コア 3.6Ghz
1コマ 4.3ghz

同じアーキテクチャなら、上記3つのCPUは同じ消費電力になると言われていて、
消費電力辺りの性能を高めようとして、マルチコア化(SMT含む)したんじゃないかな??

時代はマルチコアだっ?!

でも、やっぱりシングルスレッドも大事だよね?

どっちも煮詰まってきたから、コア分けるか?

今後LITTLEコアが、数減らして大きくなるか、小さくして数増やすかはあるとしても、big.LITTLE構成は止めないんじゃないかなーと。


>実際にXeon Phiも売れず、BulldozerベースのOpteronも売れず。現実をみようね。

Xeon Phiは、CPUだけどターゲットが並列計算。。
汎用的な処理向けとしては、LITTLE過ぎ(そもそもターゲットにしてないような?)

Bulldozerは、出来が悪かった。
物理と SMTの合いの子を狙ったけど、思ったより性能が出なかった。
ワットパフォーマンス悪いわ、競合他社wと比較しても、より多コアな製品出せてなかったような?

little100という構成を肯定している訳ではなく、単純だけど汎用的な処理を延々と複数実行しなきゃいけないって環境もあるって話です。
要はスーパーコンピューターではなく、クラウドみたいな?
2021/06/15(Tue) 03:40 | URL | 182198 #-[ 編集]
182287 
>182253
"Alder Lake"に興味ないのだろうけど、現状では"Alder Lake"に搭載するATOMコアはbig側のコアとは命令セットが非対称なのが公式だよ
"Hybrid Technology"を有効にした場合はAVX-512などは使えず、逆に無効化にした場合はbigコア側はフルセット機能が使えるみたいなので
現時点で自作ユーザーにとって一番効率がいいコアはAlder Lake "S2"でしょうね
将来的には命令セットの同一化などが行われるでしょうけど、現時点では机上の話。過渡期のCPUなんてそんなもんっすね
2021/06/15(Tue) 10:11 | URL | LGA774 #-[ 編集]
182299 
>182253
>少々面倒だけどAVX-512やAtom系特有の命令は使う人がそれ程多くないので仕方が無いのかな

そもそもで言えばターゲットCPUはあくまでx86であとは拡張命令の有無を判定して自分でON/OFFするのが
一般的にいう行儀のよいアプリケーションなので、Atom固有とかAtom以外決め打ちとか普通ないですよ
GracemontはAVX2までは普通にサポートするはずなので、よほどの変態さんが作ったアプリ以外は特に問題ないかと
2021/06/15(Tue) 18:18 | URL | LGA774 #-[ 編集]
182304 
ていうかAVX-512とかいう性能だせなくて評判悪い命令セットなんて、使えなくなっても誰も困らないじゃないかね
そもそもで言うとアプリはIntel以外のx86 CPU(具体的に言えばAMD)にも対応して作るのが当然なんだから(まあコンパイラさん任せだけど)、今そんなささいな命令セットの違いを問題にする?って思う
どうしても今のうちに叩きたいならもうちょっと本質的なところ、たとえばスレッドのディスパッチ処理をどするかあたりを突っ込んだほうがよくないかね?
2021/06/16(Wed) 01:19 | URL | LGA774 #-[ 編集]
182306 
う~~~ん…見事にintelが説明していることを拡大させまくっているというか…

intelは、単純に、性能が必要な場合はBig、そうでない場合はLittleを使うと言ってるだけなんでしょ?

普通に考えれば、スレッドが新しく作られれば、とりあえずBigが動いて、負荷が低いようなら丸ごとlittleに移してしまうという処理だと思うけど?

上位モデルにLittleの数が多いのは、単純にスレッドを同時に動かす数が多くても消費電力が増えにくいことと、Littleにスレッドを丸投げできず数が多ければBigの負担が少ないので負荷が高いスレッドに専念できるので高速になることが理由でしょ?

あと、AVXはLittleでも処理できるようにすべき理由がよくわからない。
元々AVXはメモリ帯域が性能の限界になっているから、Littleにのっけても性能が出る見込みがない。
しかも、AVXなんてのは特に速度が要求される用途が極めて限定されたスレッドでしか使わないんだから、Bigだけにするのは合理的だと思うけどね。

そんなことよりも気になるのは、Alderlakeが省エネに寄与するかの方だけどね。
ベンチマークではBigがフルロードになるだろうから、多分現状よりも消費電力は悪化するんじゃないかと思うね。
2021/06/16(Wed) 06:10 | URL | LGA774 #-[ 編集]
182311 
>182253
>恐らくatom系コアに興味ないんだろうけどはAVX2に対応するという見方が主流だよ

そこが一番期待できない要因だよ
IPC爆上げならおそらくAVXユニットをポン付けで float性能は据え置き
SandyBridge ~ * lakeもAVX以外ならほぼ動作クロック分くらいしか性能上がっておらず
しかもGracemontは低クロック確定

>182272
電力バク食いのインテルCPUで300W 100コアとか無理
Zen4 EPYCは400W 96コアらしいけど…
2021/06/16(Wed) 07:49 | URL | LGA774 #-[ 編集]
182317 
>>182287
182253だけどAlder Lakeに興味あるよ
命令セットが非対称云々じゃなくsmallコアだけで無く
bigコアも無効に出来るという話をしているだけ

>>182279
自分はこのラインナップを見るとむしろintelは妙にsmallコアの性能に自信満々だと思う
デスクトップの下位ブランドにsmallコアが付かない所とか
売れ筋のTDP15WのUシリーズがbig2C+little8Cでbig8CのRYZE
N Uを相手にしなければならないなど、万が一にもsmallコアが性能に貢献しなかったり足を引っ張った場合シェアを大幅に減らしかねない組み合わせだしね

個人的にAlder Lakeが成功すると思う最大の理由は
intelの商品展開が妙に強気で自信が透けて見えるから
2021/06/16(Wed) 09:31 | URL | LGA774 #-[ 編集]
182322 
"Alder Lake"は"Hybrid Technology"でAVX-512が使えないならば
"Hybrid Technology"のON/OFFでベンチ結果が凄い変わりそう
それとも空気を読んでAVX系のベンチの重要度をON時とOFF時で変えるのかな?
2021/06/16(Wed) 15:36 | URL | LGA774 #-[ 編集]
182338 
昔BulldozerでCMTやってた時はOSが割り当て上手くできなくて結果大失敗というのがあったような気がするけど、最近トレンドのコア自体の役割を分離させるというのは、ますますOSの采配が高度にならざるを得ないということか。それ以上に、コア数だけでアプリケーションの性能が計れなくなったり、今以上にアプリ側での最適化が必要とされる訳だな。というか、コア数増えても寝ているコアが増えるという現在の方向性から、コアの役割を分けたことによりタスクを細かく分散させて早く終わらせることにシフトしつつあるということか。現状寝ているコアが増えるというのは、「同期」を要する処理は分散させてもどこかが待つからということだし、役割を分けたコアを配置してタスクを投げ続けることができれば同期不要な処理の並列性は上がるかもしれない。
2021/06/17(Thu) 14:12 | URL | LGA774 #-[ 編集]
182354 
コアの役割を分けることが可能なら、わざわざ命令を揃える必要は無いし
SMTコアだの NUMAグループだの OSへ通知しても、配慮したタスク割り当てをしてくれないのはBulldozerの当時から何も変わっていない

だからこそインテルはNUMA不均一が生じにくいXCCダイとメッシュアーキテクチャの優位性を主張してきた訳だし
ころっと手のひら返したbig.LITTLEを信用できるはずもない
2021/06/18(Fri) 07:37 | URL | LGA774 #-[ 編集]
182364 
lake fieldって言う実証実験して有効だったのになあ。
ずいぶんと「俺の中ではダメ」が多いな。
2021/06/18(Fri) 13:32 | URL | LGA774 #-[ 編集]
182367 
>>182306
私は勉強不足で分からないんですが、コア間でスレッドを移動させることには大したコストはかからないんですか?
2021/06/18(Fri) 17:26 | URL | LGA774 #48PUbQ/M[ 編集]
182376 
そのlakefieldの話を全く聞かないから教えてください。
評判良かったら耳に入ってきそうだけど
2021/06/19(Sat) 20:04 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)
URL:
Comment:
Pass:
秘密: 管理者にだけ表示を許可する
 
トラックバック
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/10957-095190e5
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック