AMD's Dragon Range and Phoenix APUs Likely Feature RDNA 3 GPUs, According to Driver Patches（Tom's Hardware）
もう 1つの RDNA 3 APU IP、GC 11.0.4（Coelacanth's Dream）
AMDの技術者―Yifan Zhang氏により、“Zen 4”ベースのAPUである“Dragon Range”と“Phoenix”のiGPUを有効化するパッチが投稿された。
そして、この2種類のAPUはともに最新のRDNA 3アーキテクチャを使用する可能性が示唆されている。
Coelacanth's Dreamによると、“Phoenix”はGC 11.0.1であることが知られているが、今回新たにCG11.0.4なる新しいAPUが追加され、これが“Dragon Range”ではないかと推定されている。GPU IDは“Phoenix”のGC 11.0.1と同じGFX1103で、RDNA 3世代であることを示している。
もう 1つの RDNA 3 APU IP、GC 11.0.4（Coelacanth's Dream）
AMDの技術者―Yifan Zhang氏により、“Zen 4”ベースのAPUである“Dragon Range”と“Phoenix”のiGPUを有効化するパッチが投稿された。
そして、この2種類のAPUはともに最新のRDNA 3アーキテクチャを使用する可能性が示唆されている。
Coelacanth's Dreamによると、“Phoenix”はGC 11.0.1であることが知られているが、今回新たにCG11.0.4なる新しいAPUが追加され、これが“Dragon Range”ではないかと推定されている。GPU IDは“Phoenix”のGC 11.0.1と同じGFX1103で、RDNA 3世代であることを示している。
もし“Dragon Range”のiGPUがRDNA 3世代だとすると、“Dragon Range”はこれまで推定されてきたようにデスクトップ向けの“Raphael”を単純にMobile向けに仕立て上げたものではないことになる。“Raphael”にも小規模ながらiGPUが搭載されているが、それはRDNA 2世代のものである。
しかし一方で“Dragon Range”は最大16-coreという情報があり、1週間ほど前にはAoTSベンチマークに12-coreのRyzen 9 7845HXのSSが投稿された。
“Phoenix”はおそらく8-coreのAPUなので、“Dragon Range”と“Phoenix”は別ダイないしは別構造である。
可能性として考えられるのは、“Zen 4”のCCD×2＋IODという構造は“Raphael”を踏襲するものの、IODが“Raphael”と異なるものを使用している可能性である。しかしこの場合、Mobile向けのウルトラハイエンド向けに専用のIODを用意したことになり、やや効率は悪い。
もう1つはよりトリッキーだが、“Phoenix”のダイにさらに“Zen 4”のCCDを追加したものが“Dragon Range”の正体である可能性だ。“Phoenix”はTSMC N4で製造されると言われており、おそらくそのCPUコアはこれまでのAPUのものを踏まえるとL3 cacheが削減されたものとなるだろう。第4世代EPYC―“Genoa”の発表時に、“Bergamo”の“Zen 4c”について、基本的には“Zen 4”と同様でL3 cacheを減らしたものという発言があったようだ。“Zen 4”より一段階進んだ製造プロセスと、少ないL3 cacheは“Phoenix”のCPUコアが性質として“Zen 4c”に近いものの可能性を示す。“Zen 4c（？）”を搭載する“Phoenix”に“Zen 4”のCCDを加えることで、擬似的にP-core + E-coreの16-coreを実現できる・・・かもしれない。“Zen 4”のCCDは高い周波数で動作して性能を確保し、“Phoenix”の“Zen 4c (？)”は低めの効率の良い周波数で動作し、効率性を重視する。
とイケイケに書いてみたはいいが、パッケージのサイズに収まるのかとか、そもそも“Phoenix”にCCDを接続するインターフェースがあるのかなどの問題があるので、今の時点では単なる妄想以上の域を得ない。しかも、“Phoenix”がモノリシックという前提で書いているので、もし“Phoenix”がChiplet構成だと、前提から崩れてしまう（いいじゃない、夢くらい見たって）。しかし、“Phoenix”と“Dragon Range”とされるAPUがともにGFX1103のIDをもつiGPUを搭載しているのは非常に興味深い事柄である。
この記事へのコメント
AMDのプレスリリースにPhoenix Pointはチップレットという記載があるんですよね(個人的にはモノリシック派)
CCDとのハイブリッドは面白い予想
CCDとのハイブリッドは面白い予想
2022/11/25(Fri) 01:29 | URL | LGA774 #-[ 編集]
もし3ダイならこんな感じかもしれないですね。
1つ目のダイ：Zen4 8コア + RDNA3 16CU + I/O (新規ダイ)
2つ目のダイ：Zen4 8コア or Zen4c 12コア (EPYC用CPUダイの流用)
3つ目のダイ：16MB + AI (RDNA3 GPU キャッシュダイの流用)
1つ目のダイ：Zen4 8コア + RDNA3 16CU + I/O (新規ダイ)
2つ目のダイ：Zen4 8コア or Zen4c 12コア (EPYC用CPUダイの流用)
3つ目のダイ：16MB + AI (RDNA3 GPU キャッシュダイの流用)
2022/11/25(Fri) 05:21 | URL | LGA774 #mQop/nM.[ 編集]
削減されたL3キャッシュを積層させた7700G3Dとか出たら面白そう。
2022/11/25(Fri) 06:14 | URL | LGA774 #-[ 編集]
> Mobile向けのウルトラハイエンド向けに専用のIODを用意したことになり、やや効率は悪い。
妄想レベルでいえば、Dragon Range=Zen4 CCD+Navi33という手も
X570がMatisseのIODと共用であったように、Navi33 RadeonがDragon RangeのIODと共用
GenoaのIODの一部のレーンがPCIeとIOD同士の接続用のInfinity Fabricの切り替え可能だから
Navi33のGPUとしてのPCIeレーンをAPU IOD用のCCD接続Infinity Fabricに両対応することは可能そうに思える
別途dGPUを載せないノート用専用ならAPUから外にでるPCIeは少数でも間に合うし
これならNavi2xを下位に当ててもよさそうな状況で、わざわざN6でNavi33を作るのも個人的には納得
ただ、2ch DDR5だけではメモリ帯域不足でGPUが暇になってしまうだろうから
Dragon RangeでもGDDR6に対応するか、大容量のInfinity Cacheを積まないとがっかり性能になりそうかな
妄想レベルでいえば、Dragon Range=Zen4 CCD+Navi33という手も
X570がMatisseのIODと共用であったように、Navi33 RadeonがDragon RangeのIODと共用
GenoaのIODの一部のレーンがPCIeとIOD同士の接続用のInfinity Fabricの切り替え可能だから
Navi33のGPUとしてのPCIeレーンをAPU IOD用のCCD接続Infinity Fabricに両対応することは可能そうに思える
別途dGPUを載せないノート用専用ならAPUから外にでるPCIeは少数でも間に合うし
これならNavi2xを下位に当ててもよさそうな状況で、わざわざN6でNavi33を作るのも個人的には納得
ただ、2ch DDR5だけではメモリ帯域不足でGPUが暇になってしまうだろうから
Dragon RangeでもGDDR6に対応するか、大容量のInfinity Cacheを積まないとがっかり性能になりそうかな
2022/11/25(Fri) 07:56 | URL | LGA774 #-[ 編集]
ハイブリッド自体は面白い予想ではあるがファブレスのAMDにとってはコア設計少なく出来る利点があるからなあ
特に今デスクトップとノートが別設計になってる現状考えると、ノートのハイエンド側とデスクトップを共用すればその分ローエンドデスクトップ設計に回せる余裕が出来る
特に今デスクトップとノートが別設計になってる現状考えると、ノートのハイエンド側とデスクトップを共用すればその分ローエンドデスクトップ設計に回せる余裕が出来る
2022/11/25(Fri) 18:53 | URL | LGA774 #-[ 編集]
Dragon Rangeの予想はともかくとして、商売で考えれば「APUもチップレット化したい」と考えるのは当然。結局性能面のデメリットをいかに軽減するかがキモでしょう。
2022/11/26(Sat) 23:34 | URL | LGA774 #9zOzYU0I[ 編集]
もしいろいろ使い回して性能出せるんだったら費用対効果良さそうですね
2022/11/27(Sun) 05:43 | URL | LGA774 #-[ 編集]
>そもそも“Phoenix”にCCDを接続するインターフェースがあるのか
モノシリック設計のオンダイ Fabricと CCDのオフダイ Fabricは別物と考えた方がいいのかも
そしてMobile向けなら消費電力面からオフダイ Fabricの採用は無いものと予想してみる
>AMDのプレスリリースにPhoenix Pointはチップレットという記載があるんですよね(個人的にはモノリシック派)
>大容量のInfinity Cacheを積まないとがっかり性能になりそうかな
無難なところで RDNA3 + Cacheチップレットの構成かと
競合製品も Siインターポーザ採用でしたっけ？ それならコスト面で不利になることは無さそうですね
あとSiインターポーザを使うならオンダイ Fabricによるチップ「CCDーIOD」間接続が可能だったりして…
モノシリック設計のオンダイ Fabricと CCDのオフダイ Fabricは別物と考えた方がいいのかも
そしてMobile向けなら消費電力面からオフダイ Fabricの採用は無いものと予想してみる
>AMDのプレスリリースにPhoenix Pointはチップレットという記載があるんですよね(個人的にはモノリシック派)
>大容量のInfinity Cacheを積まないとがっかり性能になりそうかな
無難なところで RDNA3 + Cacheチップレットの構成かと
競合製品も Siインターポーザ採用でしたっけ？ それならコスト面で不利になることは無さそうですね
あとSiインターポーザを使うならオンダイ Fabricによるチップ「CCDーIOD」間接続が可能だったりして…
2022/11/28(Mon) 00:20 | URL | LGA774 #-[ 編集]
>192076
細かいけど設計よりもFabの占有率（コスト）じゃない？
理想論としてはCPUもGPUもチップレット化すれば製造するウェハーが2種類だけで
ハイエンドからミドルまでのCPU、GPU、APUのほぼすべて網羅できる
あとはローエンド用にCPU+GPUのモノシリック台を用意すればだいたいの事が足りる
細かいけど設計よりもFabの占有率（コスト）じゃない？
理想論としてはCPUもGPUもチップレット化すれば製造するウェハーが2種類だけで
ハイエンドからミドルまでのCPU、GPU、APUのほぼすべて網羅できる
あとはローエンド用にCPU+GPUのモノシリック台を用意すればだいたいの事が足りる
2022/11/28(Mon) 10:28 | URL | LGA774 #-[ 編集]
モノシリックやめいｗ
2022/11/29(Tue) 11:03 | URL | LGA774 #-[ 編集]
