北森瓦版

北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)

“Zen 4”と“Zen 4c”を搭載するPhoenix 2のダイ写真

2023/09/11(Mon)
AMD Phoenix 2（HXL@9550pro）

Phoenixは“Zen 4”世代のCPUと“RDNA 3”世代のGPUを組み合わせたAPUである。2種類のダイがあると言われている。

　 Phoenix 1：CPU Zen 4 8-core / GPU RDNA 3 12 CU
　 Phoenix 2：CPU Zen 4 2-core + Zen 4c 4-core / GPU RDNA 3 4 CU

Phoenix 1がより一般的なモデルで、Ryzen 7040HS seriesやRnze 7040U seriesの上位モデルに使用される。一方、Phoenix 2主に下位モデルで用いられ、具体的にはRyzen 5 7540Uの一部とRyzen 3 7440Uで用いられているとされる。

Phoenix 2の特徴は“Zen 4”と“Zen 4c”を混載していることである。しかし、Ryzen 5 7540UやRyzen 3 7440Uのスペックを見ても、2種類のコアが混載していることを読み取ることはできず、唯一Ryzen 3 7440Uのダイサイズの表記が137mm2と、他のモデルの178mm2よりも小さいことが記されていることで、“Phoenix”に2種類のダイがあることがうかがえる状態であった。

そして今回、TwitterでHXL@9550pro氏がPhoenix 2のダイ写真を明らかにした。
　


CPUコア部分の構成をわかりやすくしたのが以下である。

Phoenix 2 （2023年9月11日）

赤枠が“Zen 4”コア、黄枠が“Zen 4c”コア、そして青色枠がL3 cacheである。非常に興味深いことに“Zen 4”と“Zen 4c”が1つのCCXに混載されている。L3 cacheをはさんで下側に“Zen 4”が2-coreと“Zen 4c”が1-core、上側に“Zen 4c”が3-coreと非対称な配置になっているのも興味深い。また“Zen 4”と“Zen 4c”が同じダイに近接して配置されていることにより、両者のサイズの違いもよくわかる。“Zen 4c”は概ね“Zen 4”の50～60％程度のサイズに収められている。“Zen 4”を1-core配置する面積に“Zen 4c”を2-core収めることができそうだ。

Intelの場合、P-core 1-coreの面積にE-core 4-coreで構成されるクラスタを1つ配置できる。つまり1：4の関係だ。同じように見るとAMDはおよそ1：2の関係となる。またIntelのP-coreとE-coreはIPCも異なれば対応する命令セットにも違いがある。Coreの系譜に連なるP-coreとAtomの系譜に連なるE-core、かなり素性の異なるコアである。一方、AMDは“Zen 4c”は“Zen 4”の派生コアであり、“Zen 4”と“Zen 4c”は同じIPCで、対応する命令セットも同じである。ここからは推測だが周波数を上げやすく結果として性能に振ることができるのが“Zen 4”、周波数≒性能よりもダイエリアを重視したのが“Zen 4c”となるのかもしれない。Ryzen 5 7540Uは将来的にPhoenix 1とPhoenix 2が混在する可能性があるようだが、混在しても問題ない理由は“Zen 4”と“Zen 4c”でIPCも命令セットも共通だからだろう。Boost時の動作さえPhoenix 2に対応できる―具体的には2-core以下のBoostの場合は“Zen 4”の周波数で動作させ、それ以上のコア数でBoostがかかる場合は“Zen 4c”で対応可能な周波数に収めればよい。

次の“Zen 5”でも“Zen 5c”と呼ばれる高密度向けのコアがあり、“Zen 5”世代のAPUである“Strix Point”は“Zen 5”と“Zen 5c”を混載するとされる。おそらく“Zen 5”と“Zen 5c”もIPCや命令セットは同じものとなるだろう。

IntelとAMDがともにHybrid構成をとることになったわけだが、2者の考え方の相違がProcessorのダイを見ることである程度わかってくるのはなかなか興味深い。

（過去の関連エントリー）
Ryzen 3 7440UにはHybrid仕様の“Phoenix2”が使用されている（2023年7月28日）
パソコン工房のお得なキャンペーン


AMD（CPU/APU他全般） | コメント：25 | Page Top↑
≪Core i9 14900K, i7 14700K, i5 14600Kは10月17日に解禁される | ホーム | “Granite Rapids”と“Sierra Forest”のダイサイズを推定してみたお話≫
コメント
この記事へのコメント
197214　
そう言えばCellのSPEも東芝がクロック周波数と引き換えにダイサイズを大幅に縮小してたな

ジム・ケラーの知見を無視してAtomコアによるキメラCPUをあの鉄板ハイファが強行したという話には驚きを禁じ得ない
2023/09/11(Mon) 01:21 | URL | LGA774 #-[ 編集]
197216　
L3ブロックは4cでなく4ベースか面白い
PCIeは14本しかないからデスクトップにはあんまり要らないかな
2023/09/11(Mon) 06:13 | URL | LGA774 #-[ 編集]
197218　
最初見たときデンスコアが一個足りなくない？と思ってしまった。

素人目にはキャッシュを挟んでzen4cx2 / zen4x1の方が美しく感じる。
まぁSoCとして密度を優先するとこんな感じになるのか。
2023/09/11(Mon) 09:41 | URL | LGA774 #-[ 編集]
197219　
IA64やXeonPhiなどゲームチェンジを狙うintelは好きなんだけど、ユーザー・ソフト開発者にそっぽ向かれて失敗も少なくないからなぁ。Rentable Unitの正否が鍵なのかな。
2023/09/11(Mon) 11:48 | URL | LGA774 #-[ 編集]
197222　
中国の方でのZ1を使った比較だと低電力時のワットパフォーマンスがZen4Cのほうが高いとかは無く完全に面積だけが利点みたいですね

2023/09/11(Mon) 19:06 | URL | LGA774 #-[ 編集]
197224　
>197218
AppeのA15 BionicなんかはCPUブロックを見るとだいぶごちゃごちゃびっくりしますよ
どれだけ多くを狭くに詰めるかのゲームなんで

ようやく日本でもZen4 APUが"ラップトップ"にきましたね
この調子でラインナップを増やしてほしいのですが
2023/09/11(Mon) 20:02 | URL | LGA774 #-[ 編集]
197225　
当初Zen4とZen4cでCCXが分かれるという話だったときは一部アプリケーション(主にゲーム)の性能は二歩後退にしても電源管理や設計のしやすさ的に仕方ないかなという感想を持ったのですが普通に混載するかもという話ならわくわくします
より高クロックで回るZen4のコアをOSに認識させて活かしてもらう仕組みがあればAPUやBergamo的製品に限らず通常CCDのCCXも混載構成のものでいいような気もします(全コア負荷時は放熱や電力の観点から、Zen4でなければならないほどの高クロックで回す時間は限られると思うので)

あとは6950Xの当たりコア(?)が今更活きてくるようになれば面白いです
2023/09/11(Mon) 21:02 | URL | LGA774 #-[ 編集]
197229　
頼むから熱密度だけはどうにかしてくれ
2023/09/11(Mon) 21:53 | URL | LGA774 #-[ 編集]
197231　
これ、デザイナーは自らの美意識と戦いまくったんだろうなあ・・・
2023/09/12(Tue) 00:49 | URL | LGA774 #-[ 編集]
197232　
ダイ写真はとりあえず小規模で8C16T作りましょうみたいな感じだけどCCD的にはZen4が4つZen4cが8つとかでもいけそうな感じだな
2023/09/12(Tue) 06:28 | URL | LGA774 #-[ 編集]
197233　
Zen4c(12C？16C？)にTSVつけておけば、ヘテロにしなくたっていいのにな
3D-VCacheってどちらかと言うとコールドじゃないの
2023/09/12(Tue) 08:29 | URL | 名無しです #-[ 編集]
197239　
>197231
面積とか熱密度とか遅延とかのパラメータから
機械的に最適化して配置してる気がするよ
こんなの毎年人力の勘任せにしてやってられない
2023/09/12(Tue) 22:20 | URL | LGA774 #-[ 編集]
197241　
おそらくR3の4コアでも
Zen4側のコアが不良というのは採用されないだろうから
（採用すると高クロックで動くコアがシングルは…）
そうなるとZen4側は不良というのはコスト的に厳しくなるだろうから
不良になりにくいように余裕を見た設計なのを含めて
Zen4cよりかなり大きいと予想
2023/09/13(Wed) 07:43 | URL | LGA774 #-[ 編集]
197242　
クロックによっては電圧がZen4<Zen4cと逆転するみたいだし、
Bergamoの流用にしても こなれてない感じがするね。
Zen5/5cでブラッシュアップしてくると思うぜ。
2023/09/13(Wed) 16:04 | URL | LGA774 #-[ 編集]
197246　
Zen4cは高密度にすることでダイ面積を小さくできているけど、
その分余裕がないので放熱対策や回路の電流リーク対策がやりにくいから
高クロック化できないという認識だったんだが…なんか違う想像している人がいる？
2023/09/14(Thu) 08:10 | URL | LGA774 #-[ 編集]
197249　
AM5の本命APUは、Zen5/cだと思ってたけど、L3を共通にしたPhoenix 2を繋ぎに使うのも有りだな、と感じた。

ただ現在が5600Gなので、いくらZen4/c＆DDR5でも、性能ダウンしそうな心配が拭えない。
2023/09/14(Thu) 13:31 | URL | LGA774 #L6m4KOWY[ 編集]
197250　
＞197242　
＞クロックによっては電圧がZen4<Zen4cと逆転するみたいだし、

逆転が起こらない2種類のコアがあったら片方はただの屑。
全ての電圧で効率よく動くコアが作れないから
・高電圧でクロックが伸びる(低電圧では動かない)Zen4
と、
・低電圧でも動く(高電圧でもクロックが伸びない)Zen4c
の2種類を作って使い分けている。
2023/09/14(Thu) 15:11 | URL | 物知り #-[ 編集]
197255　
>197249
5600Gと比較してCPU側は確実に勝つだろうけど
グラフィック性能はRDNA3になったとはいえPhoenix 2はCUが少な過ぎるのよね
大人しく普通の7040系がAPUに降ってくる事を期待しつつ待つしかない
2023/09/14(Thu) 18:52 | URL | LGA774 #-[ 編集]
197259　
>197250

その考え方は昔のARMのbig.LITTLEと混同していると思います
このPhoenix2のZen4cはダイ面積をなるべく増やさずにマルチスレッド性能を確保する目的で付いてますから、仮に全ての電圧の範囲でZen4より低クロックでしか動作しなかったとしても面積の割に高クロックであれば意味はあります
intelの場合はIPCも異なるのでより複雑ですが基本的な考え方は同じです
2023/09/15(Fri) 03:57 | URL | LGA774 #-[ 編集]
197260　
>197250
私の読み方が悪いのか、Pコア<Eコア電圧情報に対して、逆転しなけりゃ片方はくずという理論がよく分からない。

Zen4/Zen4cコアにそんな色付けしてるという情報見たことないんだけど、どこにあるか教えてくれませんか？キャッシュが少ない分メモリレイテンシが大きくて結果クロックが上がらない(上げなくていい)というのなら分かるのですが。
2023/09/15(Fri) 10:56 | URL | LGA774 #-[ 編集]
197261　
https://www.techpowerup.com/310057/amd-zen-4c-not-an-e-core-35-smaller-than-zen-4-but-with-identical-ipc
- Zen4とZen4cはIPC・命令セット・デコーダ・メモリロード/ストア性能など全く同一
- Math-heavy compute(少量のデータをひたすらこねくり回すと理解)にはZen4cが得意
- 一方メモリ帯域依存な大量データ処理にはZen4cは劣る

ここからメモリ帯域でクロックを落とすことはあるだろうとは思ってた。熱の影響は分からない。
ただいささか情報が古いので、Zen4cが低電圧・低クロックで設計されているという情報があるなら、勉強になるので教えてほしい。
2023/09/15(Fri) 11:51 | URL | LGA774 #-[ 編集]
197273　
これの外部に1CCD(8コア)を接続すれば8+2+4コアになるけど、
こいつをI/Oダイとして流用は無理かな。

iGPU性能は、RDNA2/2CUでGT1030の半分程の性能でUHD770と同等なので、
RDNA3/2CUなら周波数向上でGT1030の7～8割ぐらいの性能じゃないかと思います。
※7600X (RDNA2/2CU/2.2GHz)と13600K(UHD770/Xe32)で同等のiGPU性能。
※RDNA2/2CU/2.2GHzを3.1GHzにOCで+30～40%。(from Youtube)
2023/09/16(Sat) 17:03 | URL | LGA774 #oyV.6EWY[ 編集]
197279　
ダイサイズあたりのマルチ性能を最大化するならL3減らして4c詰め込んだ方が得だね
IntelはフルCPUでない個体は生きてるL3まで無効化して上位と差別化するのに対してAMDはなるべくL3を削らないポリシーがあるっぽいので、そっちが影響してるかもしれないけど
2023/09/17(Sun) 22:26 | URL | LGA774 #-[ 編集]
197280　
中途半端で正直どこに需要があるのかわからない
ハイブリッドの習作なのかもしれんが、Mendocinoの後継としてZen4c x4 + RDNA3 CU x2の最小構成のほうがAlder Lake-Nとの勝負が盛り上がったと思うし何より需要がある

>>197242
Intelも同じ・・・
2023/09/17(Sun) 23:26 | URL | LGA774 #-[ 編集]
197282　
>>197255
確かにCPU側は、結構マルチスレッドが利かない処理があるから、同等かそれ以上ｇた期待出来そうだよね。

ただiGPU側はCU数の少なさを、DDR5の速さでカバー仕切れないだろうから、繋ぎ感覚な訳で。

でも通常使用でiGPUに高負荷がかかる事は、自分の場合は希少そうなので、悩みは深い。
2023/09/18(Mon) 06:36 | URL | LGA774 #L6m4KOWY[ 編集]
コメントを投稿する（投稿されたコメントは承認後表示されます）