北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
AMD Next-Gen EPYC-E to feature up to 64 “Venice” Zen6 cores, PCIe Gen6 support(VideoCardz)
AMD Zen 6 Venice Leak: 32 Core Chiplets, PCIe 6.0, SP8, EPYC-E(Moore's Low Is Dead)

Moore's Low Is Deadが“Zen 6”世代のEPYC―“Venice”の予想図を明らかにしている。“Zen 6”世代からはこれまでとChipletの構成が大幅に変わる。またSocketはSocketSP7とSP8に移行する。SocketSP7がSocketSP5の後継で、多コアかつ多数のI/Oを有する大規模プラットフォーム向けとなる。そして、SocketSP8はSocketSP6の後継で、Edge向けと位置づけられ、EPYC-Eの呼び名が与えられている。
 


◇SocketSP8
Venice SocketSP8 (2023年12月4日)

EPYC-E StndardとEPYC-E Entryの2つの構成を取りうる。SocketSP8ないしはBGAで展開される。

上述したとおり“Zen 6”世代ではChipletの構成が大幅に変わる。まずCPUコアを搭載するCore Copmlex Die (CCD) は最大32-coreとなる。この32-core CCDが“Zen 4c”のように基本的にはEPYCのみ使われるのか、あるいは“Zen 4”のようにEPYCとRyzenで共用なのかは現時点では不明。また今のところ“Zen 6”の他に“Zen 6c”があるという情報は入ってきていないらしい。CCDに関しては最大32-coreになるというのみで、その中身―CCXの構成はまだ不明。

I/O dieはVenice SP8 IODと呼ばれるものが使われる。興味深いのは、“Zen 6”世代のEPYCではIODが必ずしも1ダイではないことだ。1つのIODには4-channel DDR5-6400+メモリコントローラ、32レーンのPCI-Express 5.0、16レーンのPCI-Express 6.0を搭載する。

EPYC-E EntryはVenice SP8 IOD×1とCCDの構成だ。最大コア数は32-core、I/OはVenice SP8 IOD 1ダイが備える分―4ch DDR5-6400+, 32×PCIe 5.0, 16×PCIe 6.0となる。

EPYC-E StandardはVenice SP8 IOD×2とCCDの構成となる。最大コア数は64-coreである。I/OはVenice SP8 IODの2ダイ分―8ch DDR5-6400+, 64×PCIe 5.0, 32×PCIe 6.0となる。

図を見ると1つのVenice SP8 IODに2つのCCDが接続されているように見える。EPYC-E Entryであれば2 CCD + 1 Venice SP8 IOD、EPYC-E Standardであれば4 CCD + 2 Venice SP8 IODが描かれている。IODが2ダイの際はIOD同士が接続されている。
描かれているCCDの数だけで言えばEPYC-E Entryは64-core、EPYC-E Standardは128-coreが可能なように思えるが、そうなってないあたりは32-core CCDとは異なるCCDが使われるのか、あるいはIODそのものは2 CCDを接続できるが、EPYC-Eでは1 CCDのみの接続になるのかもしれない。ただし、今回のMoore's Low Is Deadは“Zen 6”のCCDが2種類あるとは言っておらず、前者の説を支持する根拠はない。

CCDの代わりにFPGAやNCD等別のChipletを接続することも可能なようだ。動画内では2 CCD + FPGA + NCD + 2 Venice SP8 IODの例も示されていた。



◇SocketSP7
Venice SocketSP7 (2023年12月4日)

SocketSP8よりも規模の大きい構成にしたものがSocketSP7だ。今回は例として256-coreの“Venice”が示されている。32-coreのCCDが8ダイ、Venice SP8 IODが4ダイの重厚な構成である。I/Oも4つのIODが備える分だけ搭載しており、16-channelのDDR5 6400+対応コントローラ、128レーンのPCI-Express 5.0、64レーンのPCI-Express 6.0を有する。

CCDの代わりに他のChiplet―FPGAやNCD等を接続可能なのはSocketSP8と同様。



今回出てきたのはあくまでも予想図である。また仮にこの通りだとしてもCCDとIODがどのように接続されるかまでは言及されていない。シリコンインターポーザを用いてCCDとIODが並べられるのか、あるいはInstinct MI300 seriesのようにIODの上にCCDが載るのかは不明である。後者の方がロマンがあるが、実際にどうなるかは今後の情報を見ていきたい。

最後に“Zen 6”世代のRyzenについて言及がある。気づかれた方もいるかもしれないが、“Zen 6”世代はメモリにDDR6ではなくDDR5を用いている。Moore's Low Is DeadはDDR6に移行するのは“Zen 6”の次だと述べている。
“Zen 6”世代で導入される新しいI/OはPCI-Express 6.0となるが、Ryzenに必ずしも必要ではないと述べている。そのため、RyzenのIODはPCI-Express 5.0と2ch DDR5対応にとどめ、現行のSocketAM5で対応できるだろうと予想している。

仮に今回の情報が外れて、“Zen 6”世代のEPYCがDDR6を使用するとしても、Ryzenは必ずしもDDR6に対応する必要なない。DDR5対応のIODを持ってくれば“Zen 6”世代のRyzenをSocketAM5に対応させることは出来る。むしろ今回の情報で“Zen 6”世代のEPYCがDDR6に対応しないのは意外だ。“Zen 6”の世代でSocketSP7/SP8に移行するが、その次の世代でDDR6対応が来ると、またSocketの変更が必要になる可能性が高い。次の世代(“Zen 7”?)でSocketの物理形状を維持したとしても、DDR6に対応するにはマザーボードの更新が必須である。果たして一世代でSocketを変えるようなことをするだろうか? DDR6が思いのほか難航しそうなので、DDR5を使わざるを得ないなどの事情があるのだろうか? (2026年以降になるかもしれない・・・みたいな話がある模様)

ただ、このあたりはChipletの便利なところで、“Zen 7(仮称)”のCCDとVenice SP8 IODを組み合わせれば、DDR5をサポートしSocketSP7/SP8に対応する次世代製品をこさえることは出来る。もちろん相応の手間はかかるが、案外そんなことを考えているのかもしれない。
関連記事



○Amazon売れ筋ランキング CPU メモリ グラフィックカード マザーボード SSD 電源

コメント
この記事へのコメント
198348 
ここで買収したPensando IPが来るか
これをInstinctのホストにしてデータセンターからのInfiniband排除が狙いですな
なんならNvidia GPUのホストをPensando付きVeniceにしてもいい
2023/12/04(Mon) 00:57 | URL | LGA774 #-[ 編集]
198351 
同じ動画でRyzenでは16コアCCDを使うって言ってると思うんですけど、そうなるとRyzen5が6コアのままってのはちょっと考えにくい気がします
もしかしたら8コアに上がったり
それともR5以下は完全にAPUだけみたいなのもあり得るかも
2023/12/04(Mon) 03:16 | URL | LGA774 #-[ 編集]
198352 
Moore's Low Is Deadのまとめはホント助かる。
ありがとー!!
2023/12/04(Mon) 06:33 | URL | LGA774 #-[ 編集]
198353 
この手の図は最大構成時が掲載されることが多いからIOD×1、CCD×2も可能でしょう
CCD×1で1対1の構成も可能だろうけど利点はないので、その場合は別ダイが接続される気はする
2023/12/04(Mon) 08:17 | URL | LGA774 #-[ 編集]
198355 
Zen 5cまでの流れで行けば

Zen 6:16コアCCD×12=192コア
Zen 6c:32コアCCD×8=256コア

になりそうだが、どうなるか
2023/12/04(Mon) 08:31 | URL | LGA774 #-[ 編集]
198358 
EPYCのマルチソケットは最低1個はCPUにして他はGPUやFPGAを自由に組み合わせられる様にすれば面白いと思う
GPUだってあんな遅いPCI-Expressじゃなくてインターコネクトで繋げば面白いことが出来るのではないだろうか
今の所実用的にこれが出来るのはAMDだけだと思う
NVIDIAはCPUは外部頼りだし、IntelはGPUの方がまだ甘い
今ならそれを前面に出して売れば結構売れると思う
2023/12/04(Mon) 11:59 | URL | LGA774 #-[ 編集]
198359 
Ryzenに32cが必要かどうかってのはまああるんだけど仮に32cまでいったとしても1CCDで何とかしそうだなこれは
内部に2CCX構成が合ったとしてももうIOD経由での他CCXアクセスは無くす算段だろう
2023/12/04(Mon) 12:22 | URL | LGA774 #-[ 編集]
198369 
>198358
もしかして:Instinct MI300?
2023/12/05(Tue) 00:06 | URL | LGA774 #-[ 編集]
198376 
最大32C行くだけで8Cや16Cのチッブレットも作るんじゃないかなあ特にIntelと競合しそうなコア数では小規模チッブレット集積した方が安く出来るから
もちろん性能重視なら32C
2023/12/05(Tue) 12:47 | URL | LGA774 #-[ 編集]
198377 
Athlon 64時代、Veniceコア
お世話になってました
2023/12/05(Tue) 16:26 | URL | LGA774 #-[ 編集]
198381 
これってダイ間の接続にIntelのEMIBに相当する技術を使う様に見えるけど、これの話題ないのかな。CCDに使うと言う事は同じチップレットを使うコンシューマー用のRyzenにも使われる訳で。
2023/12/05(Tue) 22:50 | URL | LGA774 #-[ 編集]
198384 
>198381
メインストリームのソケットで大きなチップレットを平面方向に配置するのは無理なのでRyzen用CCDは16コア以下でIODの上に3D パッケージングで実装するじゃないかと
なのでこの図はあまり参考にならないと思う
2023/12/06(Wed) 03:02 | URL | LGA774 #-[ 編集]
198385 
ここまで複雑になるならRYZENシリーズは、いずれ(5年以内に)APUを中心としたモノリシックCPUに回帰するな、多分
2nmプロセス、DDR6x2ch他IO、8-32コアCPU、GPU、NPUは1個のダイで十分だろう、問題は熱密度とメモリもオンダイになるのかどうか
2023/12/06(Wed) 07:39 | URL | 通りすがり #-[ 編集]
198387 
>198381
ダイ間の接続はわざわざ新規開発する意味はないので、従来通りにInfinity Fabricでしょう
物理的な接続方法は特別な名前や技術を使っているかは不明と記事にある
2023/12/06(Wed) 08:08 | URL | LGA774 #-[ 編集]
198391 
AM5のCPUが予想通りに3世代サポートだとしたら、マザーは次の世代(700シリーズ・仮)で最後かな?

700シリーズのマザーが出たら一枚買おうかな(AM4民の皮算用)
2023/12/06(Wed) 18:05 | URL | LGA774 #-[ 編集]
198392 
この構造はダイサイズだけ無駄に巨大な"Sapphire Rapids"や"Emerald Rapids"に対する最適解だよね
上位ラインに一つのIODに一つのCCXを接続して、それを2つ封入した足まわり強化版とかありそう
2023/12/06(Wed) 18:16 | URL | LGA774 #-[ 編集]
198395 
>198385
> ここまで複雑になるなら

"Emerald Rapids"の強引さや"Meteor Lake"より遥かに簡素だろう
2023/12/06(Wed) 23:30 | URL | LGA774 #-[ 編集]
198400 
>198385
IntelもAMDもなぜ"Chiplet"に進化していったかを理解していれば
現代の半導体製造方法か設計に根底からパラダイムシフトでも起こらない限り
「モノリシックに戻る」なんてありえない
2023/12/07(Thu) 09:52 | URL | LGA774 #-[ 編集]
198425 
>198400
AppleやQualcomm見てると、自分もポータブル用途程度ではChipletが最適解ではない気がしている。電圧の問題でIODは外に出るとは思うが。
2023/12/08(Fri) 10:30 | URL | LGA774 #-[ 編集]
198431 
>198425
スマホ向けやモバイル向けのような小さなチップならばわかるが、
サーバー向けCPUの記事では見当違いの発言
それにデスクトップ向け上位ではAppleも"Chiplet"設計の製品を投入している
Qualcommも"Chiplet"標準化を目指すコンソーシアムに加入している
2023/12/09(Sat) 01:30 | URL | LGA774 #-[ 編集]
198437 
純粋な性能で考えれば、理論上モノリシックに軍配が上がる。
チップレットのメリットは詰まる所コスパ。
そう考えると、198425氏・198400氏双方に理があると思う。
要するに「チップレットが適切かどうかは用途次第」ということだろう。
流石にモノリシック回帰は仰るような革命がない限り無いとは思う。
ただ、現状ではモバイルでのチップレットは難しい気がする。
実際、AMD自身が「モバイルでチップレットは検討はしてるけど現状・・・」って感じだし。
2023/12/09(Sat) 22:51 | URL | LGA774 #-[ 編集]
198442 
>198437
AMDのモバイル向けは"Phoenix"も(当たり前に)"Hawk"も、そのは次の"Strix"も(たぶん)モノリシックコアなので
モバイル向けは(基本的に)モノリシックは誰がどう見てもそうなっている
逆に規模が必要なサーバー向けやデスクトップ向けはチップレットと、用途によって適切な製品を投入していますね
2023/12/10(Sun) 15:06 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)