北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
Intel Arrow Lake-H processor with 24 cores has reportedly been photographed(VideoCardz)
Intel Arrow Lake 24C Pictured | Nvidia Rubin Release Date Leak(Moore's Law Is Dead)

Moore's Law Is Deadに“Arrow Lake”の24-core版の写真?が掲載されている。

Intelは現在、パートナーに“Arrow Lake”のQualification Sampleを配布している段階である。“Arrow Lake”は現在の所今年末の予定とされている。
今回Moore's Law Is Deadが“Arrow Lake”の写真(レンダリングされた画像???)を明らかにした。この“Arrow Lake”は最先端のパッケージング技術を用い、複数のChipletを接続したものである。


明らかにされたのは“Arrow Lake-H”の24-core版とされる。“Meteor Lake”と同様“Arrow Lake”はGPUとして“Alchemist”の低消費電力版であるXe-LPGを使用する。SoC die, I/O dieも備えている。また写真左下と右下にはダミーダイが配置されている。そしてCompute dieであるが、最上位は8 P-core + 16 E-core構成のダイが使用される。この構成は現行“Raptor Lake”と同様である。しかし噂では“Arrow Lake Refresh”として8 P-core + 32 E-coreの可能性も示されている。
 
Arrow Lake-H 24-core (2024年3月22日)

“Arrow Lake-H”で24-coreのものだという写真(レンダリングされた画像?)である。右下の一番大きなダイがCPUコアを搭載するCompute dieである。8 P-core + 16 E-coreの構成だけあって“Arrow Lake”を構成するどのダイよりも大きく、また既存の“Meteor Lake”の構成と比較してもCompute dieの占める割合は大きい。Compute dieの左隣にあるダイがSoC dieである。Moore's Law Is DeadによるとSoC dieのサイズは概ね“Meteor Lake”と同程度らしく、ひょっとしたら“Meteor Lake”と同じものかもしれない。Compute dieの上には2つのダイがあるが、右上端ののダイはダミーダイである。その隣のSoC dieに接するダイがI/O dieである。I/O dieとダミーダイはCompute dieの長辺と同じ長さになるよう調整されているようだ。
そしてSoC dieを挟んで右端の細いダイがGraphics dieである。“Arrow Lake”のGPUはXe-LPGをベースとする。今回は規模までは示されたなったが、このサイズだと必要最小限の2 Xe core構成かもしれない。そしてGraphics dieの下にある小さなダイはこれもダミーダイである。

本物なのかな? という疑問は当然あるが、あまり大きくずれることもなさそうではある。

関連記事



○Amazon売れ筋ランキング CPU メモリ グラフィックカード マザーボード SSD 電源

コメント
この記事へのコメント
199942 
このIntelのパズル感は製造コストが高そうなんですが・・・(ダミーダイもコスト増)

この最小限のtGPUのためにアーキテクチャ変更する意味・・・
2024/03/22(Fri) 10:07 | URL | LGA774 #-[ 編集]
199946 
HXの間違いでは?
2024/03/22(Fri) 10:21 | URL | LGA774 #-[ 編集]
199949 
IOEタイルが角にいないのが気になる
MTLのときは配線スペースのために外に接する辺の長さをできる限り長くしたみたいな話があった気がする

それはそれとしてMTLと比べるとかなりがたがたしてるな
SoCタイルを流用したからかな?
少なくともGPUタイルとSoCタイルの比率は変わっているように見える
2024/03/22(Fri) 12:29 | URL | LGA774 #-[ 編集]
199951 
Foverosの説明の時に角の部分が欠けやすいのが問題という説明があって、端のダイは変形を引き受ける力学的に必要なダミーということではあると思う
2024/03/22(Fri) 14:06 | URL | LGA774 #-[ 編集]
199952 
Ponte Vecchioみたいなのを想像してたけど思ったより乱雑で汚いな
2024/03/22(Fri) 15:24 | URL | LGA774 #-[ 編集]
199954 
チップレットにするなら8P+大容量L3のゲーム特化版も出して欲しいところ・・・
2024/03/22(Fri) 17:28 | URL | LGA774 #oyV.6EWY[ 編集]
199956 
MI300のHBMの間に入ってるダミーシリコンと同じでクーラーの荷重が集中しないようにするやつ
2024/03/23(Sat) 04:45 | URL | LGA774 #-[ 編集]
199957 
>>199954
L3に耐える接続効率はFoveros Direct待ちで、2025年のClearwater ForestではIntel 3ベースダイ+Foveros Directとあるので、ベースダイをめいっぱい使った大容量L3を入れてきそう。コンシューマー向けではコスト的に厳しそうだが。
2024/03/23(Sat) 07:38 | URL | LGA774 #-[ 編集]
199970 
>必要最小限の2 Xe core構成かもしれない
大きさ的にMTL-Uとほぼ同じに見えるので4Xeでは?

>199954
キャッシュは分からないけど以前のリークで8Pだけのダイが出てたはず
下位ダイは6P+8Eで用意されてるから、8Pはゲーミングモデルとして出て来るんじゃないかな
2024/03/23(Sat) 21:11 | URL | LGA774 #-[ 編集]
199972 
今回も右上に謎ダイか
ここにAdamantine(L4)とかを配置したら丁度良さそうだが
2024/03/23(Sat) 21:24 | URL | LGA774 #-[ 編集]
199996 
切り抜きが雑なだけかも知らんけどダイの部分と基板部分のパースが合ってないのが気になる…
2024/03/25(Mon) 22:25 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)