北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
AMD 5th Gen EPYC Turin “Zen 5 & Zen 5C” CPU Lineup Leaks Out: Up To 160 Cores, 320 MB Cache & 500W TDP(WCCF Tech)
So…which are Zen5C?(YuuKi_AnS@yuuki_ans)

“Turin”とも呼ばれる“Zen 5 / Zen 5c”世代のEPYCのラインナップをYuuki_Ans氏が取り上げている。

今回取り上げられたのは“Turin”と呼ばれる“Zen 5 / Zen 5c”世代のEPYC―EPYC 9005 seriesの初期ラインナップで合計で20 SKUが明らかにされている。“Zen 5”には“Nirvana”、“Zen 5c”には“Prometheus”というコードネームも付けられている。EPYC 9005 seriesはEPYC 9004 seriesと同じSocket SP5 (LGA6096) を用いるが、メモリはDDR5-6000まで対応出来る。
 
“Zen 5”のCCDは8-core + L3=32MB、“Zen 5c”のCCDは16-core + L3=32MBとされる。そして“Zen 5”ベースのEPYCの最大構成は16 CCD + IODで128-core/256-thread + L3=512MB、“Zen 5c”ベースのEPYCの最大構成は12 CCD + IODで192-core/384-thread + L3=384MBと噂されている。

そして今回明らかにされたラインナップが以下である。

◇EPYC 9005 series(Turin / Zen 5, Zen 5c / SocketSP5(LGA6096))
  9845 160-core/320-thread L3=640MB Base 2.00GHz TDP500W
  9825 144-core/288-thread L3=576MB Base 2.10GHz TDP400W
  9745 128-core/256-thread L3=512MB Base 2.30GHz TDP400W
  9665 96-core/192-thread L3=384MB Base 2.70GHz TDP400W
  9645 96-core/192-thread L3=384MB Base 2.10GHz TDP320W
  9565 72-core/144-thread L3=288MB Base 3.10GHz TDP400W
  9555 64-core/128-thread L3=256MB Base 3.30GHz TDP360W
  9535 64-core/128-thread L3=256MB Base 2.20GHz TDP300W
  9475F 48-core/96-thread L3=192MB Base 3.70GHz TDP360W
  9445 48-core/96-thread L3=192MB Base 3.00GHz TDP300W
  9375F 32-core/64-thread L3=128MB Base 3.80GHz TDP320W
  9365 36-core/72-thread L3=144MB Base 3.30GHz TDP300W
  9355 32-core/64-thread L3=128MB Base 3.50GHz TDP280W
  9335 32-core/64-thread L3=128MB Base 3.30GHz TDP210W
  9275F 24-core/48-thread L3=96MB Base 4.00GHz TDP320W
  9255 24-core/48-thread L3=96MB Base 3.30GHz TDP200W
  9175F 16-core/32-thread L3=64MB Base 4.00GHz TDP320W
  9135 16-core/32-thread L3=64MB Base 3.60GHz TDP200W
  9115 16-core/32-thread L3=64MB Base 3.30GHz TDP155W
  9015 8-core/16-thread L3=32MB Base 3.60GHz TDP155W



色々と突っ込みどころが多い。

まずL3 cacheだがおそらくこれは8-coreあたり32MBとして、機械的に割り出した数字のように見える。それがよくわかるのが24-coreや48-coreのラインナップだ。通常24-coreの場合は8-coreのうち2-coreを無効化した6-coreのCCDを4つ使用するか、3-coreのみ有効としたCCDを8つ使用する。48-coreの場合は6-coreを有効としたCCDを8つ使用する。そして多くの場合、CCDに搭載されているL3 cacheは全容量が有効とされる。8 CCD構成であれば256MB、4 CCD構成であれば128MBだ。24-coreで3-core/CCD×8とするのはL3 cache容量を稼いでコア辺りの性能を引き上げる狙いがある。L3 cacheの一部が無効化されるケースもあるものの、その場合は半減されて16MB/CCDとなる。4 CCDであれば64MBだ(8 CCD構成でL3 cache半減が行われることはまずない)。しかし、今回のラインナップを見ると24-coreモデルのL3 cacheは96MB、48-coreモデルのL3 cacheは196MBだ。前者が4 CCD後者が8 CCDならL3 cacheを3/4だけ有効とすればこの容量になるが、3/4だけ有効という中途半端な措置はこれまでとられていない。もちろん、“Zen 5”でキャッシュの構造が変わりそのような措置をとれる、あるいはとらざるを得なくなった・・・という可能性もあるが、今のところそれを裏付けるだけの情報はない。

あるいは48-coreなら8-core×6 CCDというパターンがありうるのではと思われるかもしれないが、これまでにそれに該当しそうなのはEPYC 7552のみである。EPYC 7003 seriesやEPYC 9004 seriesでは該当しそうなモデルはない。そして24-coreの場合8-core×3 CCDなどという構成は前例がない。6-coreのCCDを24-coreなら4個、48-coreなら8個使った方がダイの救済にもなり、加えてL3 cacheを4 CCD分 (128MB) ないしは8 CCD分 (256MB) 確保した方が性能は上がるので、3 CCDや6 CCDという中途半端な構成をわざわざとる必要性は低いからだ。

他のコア数のL3 cacheについても同じで、例えば32-coreのモデルが一律128MBということはまずない。性能を確保するために4-core×8 CCD構成としてL3 256MBとするモデルが必ずあるためで、特に高性能モデルとされるであろうEPYC 9375Fは前例を踏まえれば4-core×8 CCDとなる可能性が高い。16-coreのモデルも同じで全部が8-core×2 CCD (L3 64MB) ではなく、4-core×4 CCD (L3 128MB) や極端な場合では2-core×8 CCD (L3 256MB) というモデルがありはずで、EPYC 9175Fはこのどちらかの構成を取るはずだ。

コア数がおかしなモデルもある。EPYC 9365の36-coreだ。“Zen 5”のCCDでこれをやろうとすると36-coreなら4-core/CCD×9 CCDないしは6-core/CCD×6 CCDとなり、CCDの数の収まりが悪い。“Zen 5c”なら9-core/CCD×4 CCDという構成をとれるが、9-coreという数字が変態的なのはさておいても、コア数の比較的少ないこの辺りのSKUにわざわざ“Zen 5c”を持ってくるかと言われると疑問符がつく。

72-coreもEPYC 9004 seriesにないが、こちらは6-core/CCD×12 CCDというそれほど無理のない構成が可能である。

EPYC 9845の160-coreもなかなかにして奇妙だが、“Zen 5c”で15-core/CCD×12 CCDとしたのかもしれない。似たようなものは“Zen 4c”にありEPYC 9734が14-core/CCD (7-core/CCX)×8 CCDで112-coreである。

15-core/CCD×12 CCDだと180-coreになります。計算ミスので、訂正いたします。

“Zen 5c”は“Zen 4c”と異なり16-coreの構成が8-core/CCX×2ではなく16-core/CCX×1だされる。15-core/CCDや13-core/CCD、11-core/CCD、9-core/CCDという変な数も可能である。144-coreのEPYC 9825は“Zen 5c”で12-core/CCD×12 CCDだろう。
ただし、“Zen 5c”であった場合、L3 cache容量は今回の情報とは合わない。“Zen 5c”の12 CCD構成であれば384MBとなるはずだ。

Yuuki_Ans氏も指摘しているとおり、今回の情報は大分間違いが多そうだ。9100番台=16-core, 9200番台=24-core、9300番台=32-core、9400番台=48-core、9500番台=64-coreの部分はEPYC 9004 seriesを踏襲しているのでここは間違っていないだろうが、他の部分―特にL3 cache容量は大分怪しい。こうなると周波数もどこまであってるのやらと首をかしげてしまう。前例のない36-coreや72-core、144-coreや160-coreの有無についてもその今後の情報で要確認だろう。
関連記事



○Amazon売れ筋ランキング CPU メモリ グラフィックカード マザーボード SSD 電源

コメント
この記事へのコメント
199981 
15コア×12CCDだと180コアになるので、160コアがあるとしたら16コア×10CCDだろうか
これだと欠損コアのあるCCDの救済はできないから、なんか微妙な感じ
出ても不思議ではないが

144コアは対Sierra Forest用に用意してそう
192コアが今回入っていないが、多分出るんだろう

最大コア数の半分まで高クロックのFモデルがあるのが前例なので、L3キャッシュ512MBの64コアFモデルがありそう
6コア×16CCDの512MBキャッシュ96コアもあり得るか?

TDP500Wまで行くのなら、Zen 5の最上位はTDP500Wの128コアになる気がする
TDP500Wと聞くと凄まじいが、1CCDあたりで考えると大したことないから意外と行けるんだろう

まあしかしコア数はゴリゴリ増えるがメモリ帯域幅が伸びないな・・・
2024/03/24(Sun) 19:45 | URL | LGA774 #-[ 編集]
199984 
5cが3nmの場合コアあたりのL3の量が変わってくるかもしれない
2024/03/25(Mon) 01:20 | URL | LGA774 #-[ 編集]
199985 
まだ煎餅齧ってお茶を飲みながら横目で見る段階ですな(確足る情報無し

そろそろRyzenのトップモデルが64コアになって、32コアモデル以下が一段階下の値段に降りて来ないかな~と…まだ早いかな
2024/03/25(Mon) 05:23 | URL | LGA774 #-[ 編集]
199987 
個人的にコア数よりキャッシュの多さにロマンを感じる
2024/03/25(Mon) 06:49 | URL | LGA774 #-[ 編集]
199988 
いよいよIntelが追いつく
2024/03/25(Mon) 14:00 | URL | LGA774 #-[ 編集]
200003 
まあ本命は9000Xシリーズだと思うけど、L3キャッシュがそろそろ2GBを超えてもいいと思うの
2024/03/27(Wed) 14:46 | URL | 通りすがり #-[ 編集]
200036 
チップレットなら大きな内蔵キャッシュ(L4)搭載は、左程難しく無さそうだが、どうなんだろう?
2024/03/30(Sat) 20:31 | URL | LGA774 #L6m4KOWY[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)