北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)
AMD Ryzen 9000 Mobile CPUs Faster than Intel’s i9-14900K in Single and Multi-Core Benchmarks [Update](Hardwaretimes)
interesting(@harukaze5719)
[CPU] ZEN5 APU related information and speculation(Chiphell)

“Zen 5”世代のAPUは4種類のSoC―“Strix Halo”、“Strix Point”、“Kraken Point”そして“Sonoma Valley”がある。“Zen 5”はおおよそ“Zen 4”よりIPCが19%高く、“Zen 5c”の性能は“Zen 5”のおよそ75%である。

“Zen 5”世代のAPU―“Strix Halo”、“Strix Point”、“Kraken Point”、“Sonoma Valley”の構成とその性能に関する噂がChiphellに掲載されている。
 
Zen 5 APU 1 (2024年4月18日)

まずそれぞれの構成だが“Strix Halo”意外は概ね既報通りだ。“Strix Point”、“Kraken Point”、“Sonoma Valley”はいずれもモノリシックダイである。ダイサイズは順に235mm2, 170mm2, 90mm2と予想されている。興味深いのは製造プロセスで上位の“Strix Point”と“Kraken Point”はTSMC N4Pだが、“Sonoma Valley”はSamsung SF4Pとなっていることだ。コスト低減が求められる下位モデルはより安価なSamsungのプロセスを使用することになったのだろうか。構成は“Strix Point”が4-core Zen 5 + 8-core Zen 5c + L3 24MB + RDNA 3.5 16 CU、“Kraken Point”が4-core Zen 5 + 4-core Zen 5c + L3 16MB + RDNA 3.5 8CU、“Sonoma Valley”が4-core Zen 5c + L3 8MB + RAND 3.5 2 CUの構成だ。L2 cacheの合計容量は順に12MB, 8MB, 2MBとなっている。“Strix Point”と“Kraken Point”はおそらく“Zen 5”も“Zen 5c”も1-coreあたり1MBのL2 cacheを搭載するが、“Sonoma Valley”は1-coreあたり512KBとなっているようである。
I/Oは“Strix Point”と“Kraken Point”がPCI-Express 5.0が4本とPCI-Express 4.0が12本、“Sonoma Valley”はPCI-Express 4.0が4本とある。

今回目新しいのは“Strix Halo”である。“Zen 5”が16-coreとRDNA 3.5 40 CUの構成となるが、既報の通りChiplet設計である。そのChipletの構成であるが90mm2のChipletが2つと200mm2のChipletが1つの合計3つで構成される。製造プロセスはTSMC N4PとN4X。別の情報で“Zen 5”のCCDがN4X、GPUとIOがN4Pと言われている。90mm2のChipletは“Zen 5”のCCDと見られ、8-core + L3 32MBで構成される。そして200mm2のChipletがGPUとI/Oとなるだろう。GPUとI/Oは同一ダイとなるようである。I/Oとして256-bitのLPDDR5X対応メモリコントローラや12本のPCI-Express 4.0レーンを搭載する。また32MB IFC (Infinity Cache) という記載もあり、APUとしては初めてのInfinity Cache搭載製品となる。

Zen 5 APU 2 (2024年4月18日)

Zen 5 APU 3 (2024年4月18日)

各ダイを使用する製品の大まかなスペックとCineBench, 3DMark Time Spyの値も掲載されている。

“Strix Halo”はRyzen 9 9950S, Ryzen 9 9850Sとなる。“S”という新しい接尾語が与えられている。TDPはMobile向けで55-125W、デスクトップ向けで125Wだが、型番が同じである所を見るとおそらくは同一チップだろう。またデスクトップ向けとされるものもSocketAM5ではなく、BGAでCPUオンボードの形態で提供されるようだ。SocketAM5向けの“Strix Halo”を期待したいユーザーも多いだろうが、“Strix Point”や“Kraken Point”は128-bitのDDR5 / LPDDR5X対応メモリコントローラを搭載するのに対し、“Strix Halo”は256-bitのLPDDR5X対応コントローラと、メモリコントローラの仕様が異なっており、“Strix Halo”のSocketAM5対応は難しいだろうと推測される。
Ryzen 9 9950Sは16-core + 40 CUのフルスペック仕様、Ryzen 9 9850Sは12-core + 32 CUのカットダウン仕様となる。性能は“Zen 5”世代のAPUとしては最も高く、Ryzen 9 9950SのCineBenchスコアはCore i9 14900Kを上回ると評される。また3DMark TimeSpyのスコアも堂々の13000である。

“Strix Point”はRyzen 9 9800G / 9855HSとなる。モノリシックダイのAPUとしては初めての12-coreであり、デスクトップ向けで“Ryzen 9”を名乗るのも初となる。Ryzen 7とRyzen 5は“Kraken Point”が担う。Ryzen 7 9700G / 9750HSは8-core + 8 CUで“Kraken Point”の最大構成、Ryzen 5 9600G / 9650HSは6-core + 6 CUの構成となる。“Strix Point”がフルスペック仕様のみで下位のカットダウン版がないのが気になるが、もし“Strix Point”で下位モデル作ろうとすると10-core + 12 CUというなんとも収まりの悪いスペックになりそうだ。

NPUの性能は“Strix Point”と“Strix Halo”が48 TOPS、“Kraken Point”は24 TOPSとなっている。過去の情報では“Kraken Point”のNPUも“Strix Point”と同様といわれていたが今回の情報は異なる。この情報の通りRyzen 7とRyzen 5が“Kraken Point”の担当で、かつNPUの処理能力が24 TOPSとなると、普及帯であるRyzen 7 / Ryzen 5ではMicrosoftの定めるAI PCの要件を満たせなくなってしまう。この部分がどうなるのかは今後の情報で要確認だ。
関連記事



○Amazon売れ筋ランキング CPU メモリ グラフィックカード マザーボード SSD 電源

コメント
この記事へのコメント
200308 
Zen5は既報通りおおよそ+20%ぐらいの性能アップか
8 micro-opsや6ALUといったフロントエンド拡張からすると妥当
AVXも512bit幅の1サイクル処理できたら鬼に金棒でEPYCのシェア勝ち確

・・・ArrowlakeはHTT削除で若干シングルスレッド向上するだろうけど勝てるのかしら?
リリース後出しだから差がつくとまたまたTDPゴリ推ししか手がないからキツいよなぁ
更にZen5はX3D版も控えているから苦しい

でもArrowlakeは具体的な変化点が見えないから、いい意味で予想裏切ってシングルスレッド爆上げ!
というシナリオにもほんのり期待してる、やっぱ競争は盛り上がる方が楽しい
2024/04/18(Thu) 04:36 | URL | LGA774 #-[ 編集]
200309 
引用元のサイトによるとこの画像は今までに出たリークのそれらしい数値を並べただけなようです
2024/04/18(Thu) 06:13 | URL | LGA774 #-[ 編集]
200311 
語尾"S"といえば直近ではXbox向けの4700Sがあったが、
今後"S"はCPUオンボード向けの意味になるのかな?
2024/04/18(Thu) 06:31 | URL | LGA774 #-[ 編集]
200312 
Strix Haloはどんな用途を想定してるんだろう。
わからないってことは、
まだ発表されてないWindowsのAI系?
2024/04/18(Thu) 06:31 | URL | LGA774 #-[ 編集]
200313 
CPU性能はSpeculationとある通り大まかなあてずっぽうで、一律にIPC 25%増&同クロック消費電力はそのままという設定でZen 4の実測値から計算してある値。

Strix HaloはStrix PointというよりはFire Rangeの亜種のように見える。その前提ならCCDのダイサイズが25%増になる。Zen2が74mm²、Zen3も74mm²、Zen4が71mm²であることを考えると、本来N3を想定してトランジスタを増やした設計をN4で実装した(シュリンクしないキャッシュが面積の半分以上を占めているので25%増で済んでる)ように見える。

Arrow lake世代は、「24-coreの“Arrow Lake-H”のダイ写真?がリーク」の記事の記述と画像に従うと8P+16Eが135mm²前後、「“Lunar Lake”のダイサイズを推定した話」「“Lunar Lake”のより詳細な構造」を組み合わせるとL3&リングバス込みで8Pが50~60mm²、8P+16Eで110~135mm²と推定されるので、このあたりはプロセスの差が反映されているなという感じ。
2024/04/18(Thu) 07:35 | URL | LGA774 #-[ 編集]
200315 
Samsungの4nmって実質7nm+++だから現行のN5/N4から弱体化することになるんだよな…
Sonoma Valleyほんとにサム4でまともに作れるの?
2024/04/18(Thu) 09:01 | URL | LGA774 #-[ 編集]
200316 
さすがになにも知らないのに予想でこんなの作っちゃうのガバすぎるでしょw
2024/04/18(Thu) 09:34 | URL | LGA774 #-[ 編集]
200317 
フルバージョンは RX7600/RTX4060 をぶっちぎって、RTX4060Tiに近い感じか。
55W制限の性能-20%でミニPCに乗ったら、色々捗りそうだ。

お高いんだろうけどね……
2024/04/18(Thu) 09:41 | URL | LGA774 #-[ 編集]
200318 
9850?さてはPhenomだな

GCDのマルチ搭載を行っていないのでチップレットとはいえブレイクスルーを経た次元の違う物にはならなさそうだ。
2024/04/18(Thu) 10:10 | URL |   #-[ 編集]
200319 
Zen5cは75%の性能か

APUは高性能コアが4コアに減る点が気になってます
IntelもUプロセッサー以下は2Pコアだけど
2024/04/18(Thu) 10:17 | URL | LGA774 #-[ 編集]
200320 
この世代あたりからIntelも全般的に追いつきそうだし、省電力性・演算性能・価格で抜きつ抜かれつの関係になって競争してほしい

Strix HaloはCCD-IOD間であれば従来通りの配線で行けそうだけど、dGPUと比較して価格面で優位性出るかな?
2024/04/18(Thu) 12:45 | URL | LGA774 #-[ 編集]
200322 
>200313
ダイサイズだけでなくトランジスタ数も一緒に比べないとプロセスの優秀さはわからないと思います。
2024/04/18(Thu) 19:42 | URL | LGA774 #-[ 編集]
200323 
Strix HaloはNUC向けに作ってくれたら割と面白いのかもなNUCだとどうせいじれるのは現状でもメモリとストレージくらいだし、iGPU強化と引き換えにメモリ固定仕様にしても大して困らない
2024/04/19(Fri) 03:30 | URL | LGA774 #-[ 編集]
200324 
Strix HaloはWindows版ROCmだして普通に使えるようになれば
メモリ多量に積んでAI用に売れるかもしれない

今となってはただのゲーム専用では高価格帯でシェア取れないだろう
2024/04/19(Fri) 03:32 | URL | - #-[ 編集]
200325 
SF4Pが7nm+++は流石にサムスンを下に見すぎでは…?
Snapdragon8 gen 1で評判の悪かったSF4Eでも136MTr/m㎡で密度面に関してはTSMCのN5の138MTr/m㎡と同等な訳で
TSMCには劣るけどそこまで言われるほどではないよ
2024/04/19(Fri) 04:24 | URL | LGA774 #-[ 編集]
200328 
>200320
電力消費の管理や冷却設計などが集中できるので
同等性能のCPU+dGPUと比較して価格が少し高くても
システム絶対のコストでいったら安くになりそう
2024/04/19(Fri) 08:18 | URL | LGA774 #-[ 編集]
200329 
Intel 7は4nm前後と闘う様なプロセスだが、そこに至るまでに6年以上を費やしてる訳で・・・(メジャープロセスだとしても+4年)

Intel 4や20AもIce Lakeと似た様な気配
2024/04/19(Fri) 08:42 | URL | LGA774 #-[ 編集]
200337 
>>200329
多分あなたの理解は前提から間違っていますね..
どこがいったいce lakeと似ているのでしょうか
さて20AはARL-Sから入ります
2024/04/19(Fri) 19:49 | URL | LGA774 #-[ 編集]
200339 
>>200325
密度で勝っても効率でボロ負けするのがSamsungだからなぁ…(Apple A9を見つつ)
2024/04/20(Sat) 04:42 | URL | LGA774 #-[ 編集]
200345 
そもそもインテルがTSMCなどに比べて本当に優秀なら自社ファブでGPU作ると思うのでその時点で答えが出てる気もします。
2024/04/20(Sat) 07:42 | URL | LGA774 #-[ 編集]
200379 
うーーん、狙うなら9600Gかなぁ。
でもZEN5とCU数が少な目なので、価格によっては9700Gにしたいところだが、R5とR7の分類で価格差が大きくなりそうな気が…。
2024/04/22(Mon) 06:01 | URL | LGA774 #L6m4KOWY[ 編集]
200386 
>200339
RTX3000→4000の進化を見ると、「Samsung大丈夫か?」とは思うよなあ。
2024/04/22(Mon) 09:29 | URL | LGA774 #-[ 編集]
200403 
>>200325
それは超省電力用のUHDセルの密度で、TSMCと同じHDセルだと5nmで91.4MTr/m㎡ぐらい
2024/04/23(Tue) 02:01 | URL | LGA774 #-[ 編集]
200416 
JEDECの規格にDDR5 8800Mbpsが追加されたらしい。

https://www.jedec.org/news/pressreleases/jedec-updates-jesd79-5c-ddr5-sdram-standard-elevating-performance-and-security

APU向けに8800 は無理かもしれないが、7600 が普及価格帯になればDDR6が出るまでの繋になるかも
2024/04/23(Tue) 17:28 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)