JEDEC Announces Key Attributes of Upcoming DDR4 Memory Standard（Legit Reviews）
JEDEC Discloses Key DDR4 Memory Peculiarities.（X-bit labs）
JEDEC Announces Key Attributes of Upcoming DDR4 Standard（techPowerUp!）
JEDECは8月23日、DDR4メモリ規格の概要―つまりは規格の中核となる仕様の一部を発表した。なお、規格化完了は2012年中盤が予定されている。
DDR4では消費電力を抑制しつつも性能の向上を図ったものとなる。
JEDEC Discloses Key DDR4 Memory Peculiarities.（X-bit labs）
JEDEC Announces Key Attributes of Upcoming DDR4 Standard（techPowerUp!）
JEDECは8月23日、DDR4メモリ規格の概要―つまりは規格の中核となる仕様の一部を発表した。なお、規格化完了は2012年中盤が予定されている。
DDR4では消費電力を抑制しつつも性能の向上を図ったものとなる。
以下に特徴をまとめます。
- x4, x8, x16の3種類のデータ供給
- DDR4（1.2V）向けとして新しいJEDEC POD12インターフェースを使用
- Differential signaling
- 今までのDDR出使われていたDQ busに代わり、VDDQがDDR4の新たなTermination scheme（無理矢理日本語訳すると終末機構となるのだろうか？）として使われる。これにより、VDD電圧が下がっても、安定性を保つ
- Nominal and Dynami ODT
ODTプロトコルの拡張。新たに導入されるPark ModeによりODT pinを操作せずともNominal terminationおよびDynamic write terminationが可能に - Burst length（バースト長？）は8に、Burst chopは4に
- Data masiking
- DBI
消費電力を減らしつつデータ信号の信頼性を向上させる。 - データバスへCRCを追加
データ転送時のエラー検知を可能とする。特にNon-ECC memoryアプリケーションでの書き込み動作時に威力を発揮する。 - コマンド・アドレスバスへのCA parityの追加
低コストでコマンドアドレス転送における信頼性を向上させる - DLL off modeのサポート
転送速度は1.6GT/sから将来的には3.2GT/sになるとされています。
また電圧は1.2Vが考えられており、これも将来的な引き下げを考慮しているようです。
