AMD's "Jaguar": Sharp claws and teeth to 3.1 mm2（ComputerBase.de）
Another Nugget On AMD’s Jaguar（SemiAccurate）
Hot ChipsでAMDは“Bobcat”の後継となる“Jaguar”について明らかにした。“Jaguar”は28nmプロセスで製造される。“Bobcat”を継承する部分も多いが、最適化や拡張も施されており、結果として大幅な性能向上を実現するという。
“Jaguar”は“Bobcat”と比較し、IPCで15％以上、周波数で10％以上の性能向上を実現するという。“Jaguar”のコア事態は比較的“Bobcat”との違いは大きくはないが、その特徴としてSSE4.1, SSE4.2, AES, AVXといった新命令の追加や“Llano”から受け継いだハードウェア除算機の搭載、Out-of-order設計の改良がなされている。コアのサイズは28nmプロセスで3.1mm2に収まるという。
Another Nugget On AMD’s Jaguar（SemiAccurate）
Hot ChipsでAMDは“Bobcat”の後継となる“Jaguar”について明らかにした。“Jaguar”は28nmプロセスで製造される。“Bobcat”を継承する部分も多いが、最適化や拡張も施されており、結果として大幅な性能向上を実現するという。
“Jaguar”は“Bobcat”と比較し、IPCで15％以上、周波数で10％以上の性能向上を実現するという。“Jaguar”のコア事態は比較的“Bobcat”との違いは大きくはないが、その特徴としてSSE4.1, SSE4.2, AES, AVXといった新命令の追加や“Llano”から受け継いだハードウェア除算機の搭載、Out-of-order設計の改良がなされている。コアのサイズは28nmプロセスで3.1mm2に収まるという。
“Jaguar”が“Bobcat”と最も異なるのはL2キャッシュの接続である。“Jaguar Compute Unit”は2MBのL2キャッシュを有するが、これらはinclusive shared cacheと呼ばれ、最大4MBでの共有機構を有する。それぞれのコアにL2キャッシュは512kB搭載されるが、“L2 interface”と呼ばれる機構がそれぞれのL2キャッシュ間の通信を行い、さらにチップセットコントローラとの通信も担う。
個々のL2キャッシュは新たな省電力モードを備えており、AMD CC6 baptizingと呼ばれる。4つのコアが個々にスリープに入ることができるが、たとえば1個のコアがスリープ状態となっても、残りの3つのコアは（スリープしたコアが持つ分も含めて）2MBのL2キャッシュ全体にアクセスでき、IPCの向上に寄与する。また“Jaguar”はタスクがすべて終了して全体がスリープに入る前にL2キャッシュを空とし、再び立ち上がるときにL2キャッシュ全領域を使用できる様にする。
“Jaguar”は28nmプロセスを用いることで同周波数であればより電圧を下げることができ、一方でより高い周波数と高性能を実現することも可能である。
“Jaguar”を用いた製品としてはタブレット・ネットブック向けの“Temash”や小型PC・ノートPC向けの“Kabini”が予定されている。
以前の情報通り、Hot Chips Conferenceで“Jaguar”に関する講演が行われました。
最大の特徴はL2キャッシュの共有機構を備えたことで、コアごとに512kB備えられるL2キャッシュ（4-coreなら合計2MB）に“L2 Interface”という通信機構が搭載されます。AMDはこれを“inclusive shared cache”と呼んでいます。コアとL2キャッシュは独立した電力ステートを持っている様で、1つのコアがスリープになっていても、残りの3つのコアはスリープになった分も含めた2MBすべてのL2キャッシュにアクセスすることができます。
一方コアそのものは“Bobcat”を基本に小改良を施したという印象で、デコーダは2-instruction decodeに対応、整数演算部はALU×2, LD AGU×1, ST AGU×1となり、FPUは128-bitのものが備えられ、256-bit AVXは128-bit 2分割として対応します。
ComputerBase.deには講演で使用されたと思われるスライドも掲載されており、併せてご参照ください。
