Quick Note: Intel “Knights Landing” Xeon Phi & Omni-Path 100 @ ISC 2015（AnandTech）
Intel’s Xeon Phi 14nm ‘Knights Landing’ Co-Processors Detailed – OmniPath Architecture 100 Series and 16GB HMC on a 2.5D Interposer（WCCF Tech）
7月13日の週にInternational Supercomputing Conefence (ISC) 2015がドイツ・フランクフルトで開催された。ISC 2015は今年開催された2つのメジャーなスーパーコンピュータカンファレンスのうちの1つである。そしてISCは高性能コンピューティングに関する比較的重要なアナウンスが成される場所として選ばれる傾向があり、これは夏に発表されるTop 500 supercomputer listの発表にあわせている。
そしてIntelはこのISC 2015で今年末に商用利用が開始されるであろう次世代Xeon Phi―“Knights Landing”を紹介した。“Knights Landing”については昨年のISCでもいくつかの事項が明らかにされており、たとえば使われるCPUコアが“Knights Corner”ではP54Cであったのが、“Knights Landing”では“Silvermont”コアをベースとすること、14nmプロセスで製造されることはすでに知られている。そして今回、新たに“Knight Landing”が最大16GBのMulti-Channel DRAM (MSDRAM) をon-chipで搭載することが明らかにされた。このMCDRAMはHybrid Memory Cubeを元とした超広帯域の積層メモリの標準となる。
Intel’s Xeon Phi 14nm ‘Knights Landing’ Co-Processors Detailed – OmniPath Architecture 100 Series and 16GB HMC on a 2.5D Interposer（WCCF Tech）
7月13日の週にInternational Supercomputing Conefence (ISC) 2015がドイツ・フランクフルトで開催された。ISC 2015は今年開催された2つのメジャーなスーパーコンピュータカンファレンスのうちの1つである。そしてISCは高性能コンピューティングに関する比較的重要なアナウンスが成される場所として選ばれる傾向があり、これは夏に発表されるTop 500 supercomputer listの発表にあわせている。
そしてIntelはこのISC 2015で今年末に商用利用が開始されるであろう次世代Xeon Phi―“Knights Landing”を紹介した。“Knights Landing”については昨年のISCでもいくつかの事項が明らかにされており、たとえば使われるCPUコアが“Knights Corner”ではP54Cであったのが、“Knights Landing”では“Silvermont”コアをベースとすること、14nmプロセスで製造されることはすでに知られている。そして今回、新たに“Knight Landing”が最大16GBのMulti-Channel DRAM (MSDRAM) をon-chipで搭載することが明らかにされた。このMCDRAMはHybrid Memory Cubeを元とした超広帯域の積層メモリの標準となる。
“Knights Landing”についてはだいたいのアーキテクチャの詳細は昨年の時点で明らかにされており、今年Intelが明らかにした“Knights Landing”の情報は、今年末のローンチに向けて予定通り進んでいるということであったが、“Knights Landing”が超広帯域積層メモリを使用するProcessorとなることは十分興味深いものである。同様の超広帯域積層メモリを使用するProcessorとしては、初めてHigh-Bandwidth memoryを採用したAMDの“Fiji”に続くものである。ただし、Intelにとっては“Knights Landing”がHPC向けとしては初めての超広帯域積層メモリを使用した製品となることの方が重要であろう。
“Kngihs Landing”は最大72のprocessor coreを搭載することは既に発表されているが、その時点ではフルスペックの72-coreの製品は出荷されないと見込まれていた。しかし、現在Intelは1つまたは2つの72-coreのSKUが用意されると説明した。つまり“Knights Landing”のイールドはフルスペックのチップが取れるまでに良好になったことを示唆している。現行の“Knights Corner”では達成できなかったことであり、“Knights Corner”は62-coreのうち61-coreを有効化したものが最大であった。また“Knights Landing”の最上位SKUは予想よりも周波数が絞られることも特記すべき事項である。“Knights Landing”はコアあたり2基のAVX-512 vector unitを搭載するため、32 FP64 Flops/coreが可能であり、72-coreであれば3TFlopsの演算性能を選るのに必要な周波数は1.3GHz強となる。
“Knights Landing”と組み合わされる内部接続技術はOmni-Pathである。これも現在商用向けの展開が進められている。Omni-Pathについてはいくつかの呼び名を経て、最終的にOmni-Path Fabric 100 seriesとなり、将来の同様の技術の発展に備えた名称となったようだ（次世代や次々世代の同様の規格がOmni-Path 200, Omni-Path 300となる？）。
ISC 2015で次世代Xeon Phiである“Knights Landing”と次世代内部接続技術であるOmni-Path 100について紹介されたようです。
“Knights Landing”は文中でも指摘されているとおり、昨年の時点で大枠は明らかにされており、14nmプロセスで製造され、“Silvermont”をベースとしたx86 CPUコアを最大72-core搭載します。そしてコアあたり2基のvector unitを搭載します。内蔵Fabricとして2系統のOmni-Path 100を搭載します（元のスライドでは2系統のOmni-Path Fabric Portとなっているが、まずOmni-Path 100のことで間違いないだろう）。興味深いのは“Knights Landing”で広帯域積層メモリがオンパッケージで搭載されることです（これも昨年の時点で情報自体はあったようだが、今回もう少し詳しく語られた模様）。この広帯域積層メモリはMulti-channel DRAM (MCDRAM) と呼ばれ、Micronとの共同開発で誕生したものと記載があります。最大容量は16GB、帯域はDDR4の5倍で、5倍の電力効率を誇るとあります。これとは別にメインメモリとして“Knights Landing”が6ch DDR4-2400に対応することが知られています。
（過去の関連エントリー）
Intel 72-coreのXeon Phi―“Knights Landing”の詳細を明らかに（2015年4月14日）
Intel 次世代Xeon Phi―“Knights Landing”の詳細を明らかに（2014年6月24日）
この記事へのコメント
MCDRAMとDDR4の両方に対応するとは、帯域の違いをどうやって管理するのか興味ある。
2015/07/17(Fri) 05:52 | URL | LGA774 #-[ 編集]
Knights Corner世代は、GPGPU積んだ方が性能出るということで決着ついてるけど、Knights Landingの世代だとGPGPUを逆転できるんだろうか。
2015/07/17(Fri) 10:23 | URL | LGA774 #-[ 編集]
fp64で3TFlops出すのに電力をどれだけ食うのか
そこが焦点だな
そこが焦点だな
2015/07/18(Sat) 21:35 | URL | LGA774 #-[ 編集]
