AMD Reveals the Monsterous ‘Exascale Heterogeneous Processor’ (EHP) with 32 x86 Zen Cores and Greenland HBM2 Graphics on a 2.5D Interposer（WCCF Tech）
AMD: l'APU next-gen (EHP) per i futuri supercomputer exascale AMD: the next-gen APU (EHP) for future exascale supercomputers（Bitsandchips.it）
AMD reveals Zen-based EHP chip details（bit-tech.net）
AMD's Exascale Heterogenous Processor is the server APU（The Tech Report）
興味深い資料がIEEE MicroにAMDから投稿された。この資料は同社の戦略と将来のプロジェクトを示すものであり、AMDが“Exascale supercomputers”と呼ばれる領域に参入することを表すものであった。
AMDによると“Exascale computing”には多方面からのアプローチが必要であるとし、CPUとGPUを組み合わせたチップをMulti-node clusterとして適したソフトウェアを走らせることもその1つであり、これが高品質な演算性能を比較的低コストかつ低消費電力で実現できる唯一の方法であるとしている。
AMDが行いたいことは、Heterogeneous System Architecture (HSA) のコンセプトを新しいAPUによってHPCサーバーにもたらすことだ。このAPUは非常に強力なもので、特別にExascale Heterogeneous Processor (EHP) と呼ばれる。EHPは16-core/32-threadの“Zen”x86 CPUと次の世代のGPUアーキテクチャとなる“Arctic Islands”世代の強力なiGPU（DP/SPは1/2と言われる）から構成され、さらにメモリとしてHBM 2をオンパッケージで搭載する。
AMD: l'APU next-gen (EHP) per i futuri supercomputer exascale AMD: the next-gen APU (EHP) for future exascale supercomputers（Bitsandchips.it）
AMD reveals Zen-based EHP chip details（bit-tech.net）
AMD's Exascale Heterogenous Processor is the server APU（The Tech Report）
興味深い資料がIEEE MicroにAMDから投稿された。この資料は同社の戦略と将来のプロジェクトを示すものであり、AMDが“Exascale supercomputers”と呼ばれる領域に参入することを表すものであった。
AMDによると“Exascale computing”には多方面からのアプローチが必要であるとし、CPUとGPUを組み合わせたチップをMulti-node clusterとして適したソフトウェアを走らせることもその1つであり、これが高品質な演算性能を比較的低コストかつ低消費電力で実現できる唯一の方法であるとしている。
AMDが行いたいことは、Heterogeneous System Architecture (HSA) のコンセプトを新しいAPUによってHPCサーバーにもたらすことだ。このAPUは非常に強力なもので、特別にExascale Heterogeneous Processor (EHP) と呼ばれる。EHPは16-core/32-threadの“Zen”x86 CPUと次の世代のGPUアーキテクチャとなる“Arctic Islands”世代の強力なiGPU（DP/SPは1/2と言われる）から構成され、さらにメモリとしてHBM 2をオンパッケージで搭載する。
ローンチ時期は2016～2017年の時期が予定されている。
上はBitsandchips.itの文章を元にしていますが、掲載されたスライドには以下のように書かれています。
- スーパーコンピュータ会社は多くのキャビネットをネットワークを通じて接続する
- それぞれのキャビネットには複数のComputing nodeがあり、これに追加のコンポーネント（top-of-rack network switchやI/Oノード）が加わり、構成される。
- “Exascale Heterogeneous Processor (EHP)”を例にとると、コンピューティングノードはSilicon-interposerを用い、複数の3次元積層DRAMを搭載したAPUで構成される。そしてEHPはオフパッケージの第2階層レベルのメモリと接続される。
このスライドはEHPを用いたスーパーコンピュータのノードについて記載しているものです。おそらくは1つのComputing nodeがEHPとオフチップのNVRAMから構成されるシンプルなものになることを示しているものと思われますが、いくつか興味深い事項もわかります。
まずこのEHPが大規模なAPUであること、そしてSilicon interposerを用いて3次元積層DRAMを接続することが挙げられます。ちょうど“Fiji”がHBM 1を搭載したGPUとして存在しますが、そのGPU部分がAPUに置き換わったものと考えればイメージしやすいでしょうか。ただし、搭載するメモリはBitsandchips.itによればHBM 2となるようです。また図の通りであれば、8つのHBM 2を搭載することになります。HBM 2はダイあたり8Gbitが可能で、4-Hiであれば4GBの容量を実現します。これを8つ搭載した場合は合計32GBの容量となります。CPUコアは“Zen”世代のもので、Bitsandchips.itでは16-coreと記述がありますが、掲載された図には32のCPUコアが描かれています。WCCF Techでも最高のコア数は32だと述べており、これとは別に16-coreの派生版もあると述べています。
GPUは“Arctic Islands”世代のものになりますが、これについてはどれほどの規模のものになるかはまだ不明です。図では25×17の425のコアが描かれているように見えますが、決して正確ではないでしょう。なお、WCCF Techでは3072を超えるのではないかと予想しています。
今年3月のPC Cluster Consortiaumのイベントで、AMDからTDP200～300WのAPUをHPC向けに計画しているという話がありましたが、今回のEHPがそれに相当するものと考えられます。
（過去の関連エントリー）
AMD 2015～2020年のCPU/GPUロードマップを説明（2015年3月31日）
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/8203-63b69f37
この記事にトラックバックする(FC2ブログユーザー)
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック
