北森瓦版

北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)

“Broadwell-EP”のMiddle Core Count (MCC) は15-core・・・かもです

2016/03/18(Fri)

15-core Broadwell Xeon meets Altera FPGA on a MCP（ComputerBase.de）

Open Compute SummitでIntelはXeon processorとAlteraのFPGAチップを組み合わせた製品の詳細を明らかにした。Xeon＋FPGAを使用した製品はMulti-chip Packageとなり、Xeonは“Broadwell”アーキテクチャを使用した15-coreのものが使用されるという。

　
“Intel Xeon E5 + Field Programable Gate Array Software Development Platform (SDP) Shipping Today”と題されたスライドにXeonとFPGAを組み合わせた製品について記載されています。Xeonは明確にXeon Processor E5 Product Famliyと記載されており、24～40レーンのPCI-Express 3.0 x4とDMI 2、そして4ch DDR3メモリコントローラが描かれています。現行のXeon E5 v3は基本的にはDDR4に対応するようになっていますが、製品によってはDDR3にも対応するものがあり、ハードウェア的には両対応です。“Broadwell-EP”が“Haswell-EP”のメモリコントローラをそのまま引き継ぐならばハードウェア的にはDDR3/DDR4両対応になるでしょう。Xeon E5とFPGAはQPIで接続され、FPGA側からは2ch DDR3メモリコントローラと8レーンのPCI-Express 3.0が出ています。

そしてこのXeonとFPGAをMulti-chip Packageにした様子を撮影した写真が“Broadwell + Arria 10 GX MCP”と表題がつけられているものですが、これを見るとCPUは5-core×3列のコアは位置を有する15-core CPUであるように見えます。

15-coreはかつて“IvyBridge-EP/EX”のHigh Core Countで作られたことがあり、前例がないわけではありません。5-core×2列の10-coreがSmall Core Count、5-core×3列の15-coreがMiddle Core Countという流れは不自然ではありません（ただ、こうなるとHigh Core Countの24-coreが6×4列になって、High Core Countで列も増えた上に1列あたりのコア数が増えるという前例のない現象が起きる。“IvyBridge-EP/-EX”は3-core×2列→5-core×2列→5-core×3列、“Haswell-EP/-EX”は4-core×2列→4-core×3列→4-core×3列＋6-core×1列で、SCC→MCC→HCCの流れでは長辺か短辺のどちらかのみが拡大される流れとなっている。ただSCC, MCC, HCCが用意されるようになったのはここ2世代なので“Broadwell-EP/-EX”においてはMCC→HCCで長辺も短辺も拡大されるという現象が起きないという根拠は全くない）。

以前リークした“Broadwell-EP”のラインナップではXeon E5-2660 v4, E5-2680 v4, E5-2690 v4が14-coreとなっていました。もしMCCが15-coreならばこれらにはMCCの1-coreを無効化したものが当てられることになります。また今までのリーク情報では“Broadwell-EP”に15-coreのラインナップは伝えられておらず、MCCのすべてのコアが有効化されたものは“Broadwell-EP”においては存在しない、という可能性もあります（HCCも“Broadwell-EP”では22-core止まりなので、HCCのコアがすべて有効化したものも“Broadwell-EP”にはラインナップされないと思われる。MCCおよびHCCのすべてのコアを有効化したものは“Broadwell-EX”のみになるのだろうか？）。