北森瓦版

北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.)

“Napels”は32-core/64-threadのCPUと128本のPCIe 3.0レーンを有する

2017/01/14(Sat)

AMD Zen Based Naples CPU For High-Performance Servers Detailed – 32 Cores, 64 Threads and 128 PCIe Gen 3.0 Lanes on 1U and 2U Racks（WCCF Tech）
AMDの次世代CPU「ZEN」の整数ユニットはBulldozer系と全く異なる（Impress PC Watch / 後藤弘茂のWeekly海外ニュース）

最新の情報によると、AMDはGPUサーバーに最適化したプラットフォームとして“Naples” CPUを充当することを考えている。“Naples”プラットフォームは最大で128本のPCI-Express 3.0を搭載する。

“Optimized GPU Server Platform with AMD Naples CPU”と書かれたスライドに1Uと2Uそれぞれの構成が描かれています。表題の下には“Naples”が最大128本のPCI-Express 3.0レーンを有することが記載されています。

　
まず1Uですが、dGPUが4基、NVMeが4基接続されています（本文中には最大32のNVMeデバイスをサポートするとあり、図のNVMeデバイスの数は正確な数を表していない可能性もある。また下の文章にはdGPUは4～6基まで接続できるとあり、図に示されたdGPUの数も正確な数を表していないようである）。またInfiniBand EDR interconnect (IB EDR) が2本用意されています。これはストレージやサーバーシステムとのデータ通信を行うものとなります。2Uの場合はdGPUが6基、NVMeが3基接続されています（1Uの構成と同様本文には26のNVMeをサポートするとあり、dGPUも最大8基まで接続できるとある）。IB EDRリンクは1本となります。

メモリコントローラですが“Naples”は8ch DDR4に対応する模様です。

“Naples”がどのような構成を取るか―具体的には32-coreで1ダイか、16-coreのダイを2つMCMとするか、あるいは8-coreのダイを4つMCMにするかは興味深い事項ではありましたが今までなかなかこれに関する情報は出てきませんでした。しかし1月14日にImpress PC Watchで掲載された後藤氏のコラムで以下のような記載がありました。

AMDは第2四半期にはサーバー向けの「Naples」を投入する。Naplesは、32コア/64スレッドのハイエンドサーバーCPUとなる。Naplesでは、新ファブリックによって4個のダイを結合させると見られる。

“Zen”は8-coreの“Zeppelin”と呼ばれるユニットが1つのユニットを形成すると言われていました。今回の情報通りであれば、8-coreの“Zeppelin”を4つ結合したのが32-coreの“Naples”とあります。8-coreの“Zeppelin”が1つの機能ユニットなのでそれ自体は驚くことではないですが、これがMCMになるのか1ダイになるのかはまだ明確ではないように思えます（ダイ内部でインターコネクトにより接続するのか、歩留まりを上げるために8-coreのダイを4つMCMとしてこれを接続するのか、どちらの解釈も出来る）。

「問題はCPU」（1/14）・・・複数関係者談談（hermitage akihabara）

最後に・・・。

Ryzenに対応するSocketAM4マザーが2月28日に解禁される模様です。CPUの解禁日はまだ明確にはされていませんが、2月下旬のGDC 2017の直前にでるのではという見方が最近は広がっており、2月28日という日付はRyzenとAM4マザーの解禁日としては十分可能性のありそうな時期です。