北森瓦版 - Northwood Blog (Author : 北森四葉. Since July 10, 2006.)
“Raven Ridge”でL2 cacheのレイテンシが改善されているかもしれないという話がTwitter上で出てきています。
 



従来のRyzen―“Summit Ridge”のL2 cacheレイテンシは17 clcksですが、“Raven Ridge”ではこれが12 clksに改善されるとしています。

Ryzenはなぜ「ゲーム性能だけあと一歩」なのか? テストとAMD担当者インタビューからその特性と将来性を本気で考える(4Gamer.net)

まず“Summit Ridge”のキャッシュ性能ですが、Ryzen 7が発表されたときに、AMDが“Summit Ridge”のキャッシュ構成・スペックを記したスライドを明らかにしています。

“Summit Ridge”のキャッシュ構成は以下のようになります。

  ・L1 inst.:64KB×8, 4-way, Latancy 4 clocks
  ・L1 data:64KB×8, 8-way, Latancy 4 clocks
  ・L2:512KB×8, 8-way, Latancy 17 clocks
  ・L3:8MB×2, 16-way, Latancy 40 clocks

その他、当時のベンチマーク等を見ると“Summit Ridge”のL2キャッシュのレイテンシが17 clocksであることは問題なさそうです。

Software Optimization Guide for AMD Family 17h Processors(AMD)

上野資料の25ページ目にこんな記述があります。

2.6.3 L2 cache。
AMD Family 17h processorはコア毎にunified 8-way set write back L2 cacheを備える。L2 cacheのサイズは512KB、レイテンシは12 cycle以下、L2とL1のdata pathは32byte幅である。


この資料は第3版で2017年6月付けとなっています。確かにL2 cacheのレイテンシが12 cycle以下と記されており、状況から見るとこの資料が発行された後の“Zen”アーキテクチャCPUのL2 cacheレイテンシが12 cycle以下に短縮されていると考えるのは自然ではありますが、“Raven Ridge”が本当にそうなのかは実物の測定結果をもって確認したいところです。


コメント
この記事へのコメント
158854 
Ryzenの問題はCCX越えした時のL3のレイテンシだからなあ。
2017/12/18(Mon) 09:45 | URL | LGA774 #-[ 編集]
158856 
約2/3
結構なことではないでしょうか
2017/12/18(Mon) 17:27 | URL | LGA774 #-[ 編集]
158857 
レイテンシが2桁って ちょ
2017/12/18(Mon) 18:51 | URL | LGA774 #a2H6GHBU[ 編集]
158859 
キャッシュやメモリコントローラはRyzen2まで段階的に改善されていくのが約束されているから暫く大丈夫だろう
三世代に渡って無視できない存在をアピールできればゲームもアプリも最適化が進むね
最適化というか「真面目な検証」で十分なんだけども
それさえ軽んじられていたということだろうなあ
やっとここまで来た
そしてこの流れは暫く続く
インテルによほどの隠し球がない限り突き放されることは当面無いよ
2017/12/19(Tue) 01:02 | URL | LGA774 #-[ 編集]
158861 
インテルでもL2は10Clocks位じゃなかったでしたっけ?
2017/12/19(Tue) 07:08 | URL | _ #-[ 編集]
158862 
 RyzenのL2キャッシュの遅延を減らせないとは言わないが、Intel Coreより遅い原因のひとつは容量が倍だから(512KB対256KB)。タグの検索に時間を要するので遅延は増える。が、ヒット率は上がるトレードオフ。
 もっとも容量が倍で製造プロセスは劣っているのにダイエリアは+50%ほどだからIntelとは設計が違っている可能性はあり(ありえないと思うが、例えばIntelが6T SRAM、AMDが4T SRAMを使っていると計算が合う)、AMDが設計を変えることで遅延が改善される可能性はある。
 また、遅延がIntel相当まで改善されたなら容量が半分になっているという事も考えられるが、RyzenのL3はL2の容量が多いことを前提としたExclusiveなので、L2の容量を減らすというのは辻褄が合わない。むしろSkylake世代XeonでIntelがAMDに近づいている。
2017/12/19(Tue) 08:00 | URL | LGA774 #-[ 編集]
158863 
> レイテンシが2桁って ちょ

ソースとなってるツイートを見れば分かるけど、この測定だとIntel CPUの L2 latency も 12clock で同じく 2桁だよ。
2017/12/19(Tue) 15:56 | URL | LGA774 #qsvP4ThM[ 編集]
158866 
> Ryzenの問題はCCX越えした時のL3のレイテンシだからなあ。

であれば、Raven Ridgeは問題ないんじゃないの?
2017/12/19(Tue) 23:07 | URL | LGA774 #OARS9n6I[ 編集]
158870 
>レイテンシが2桁って ちょ

キャッシュコヒーレンシある程度無視した実装でこの値なんだから笑える話だよ
AMDのキャッシュは昔から排他キャッシュベースで実装しててキャッシュ上のデータの一貫性をハードウェア実装で担保してたからキャッシュレイテンシが大きかった

方やインテルは凄く長い上のコメントにも有る様にSkylake世代のXeonからAMDの実装に似せてきてて
コア間通信はメッシュバスになり、漸く排他キャッシュになったからレイテンシはより増大してるだろうねぇ
2017/12/20(Wed) 14:38 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)
URL:
Comment:
Pass:
秘密: 管理者にだけ表示を許可する
 
トラックバック
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/9220-14682e04
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック