北森瓦版 - Northwood Blog (Author : 北森四葉. Since July 10, 2006.)
AMD EPYC Rome 64 Core CPU and Intel Cascade Lake-AP 48 Core Xeon CPUs Benchmarks Leaked in 2S Configuration – 96 Cores/192 Threads Versus 128 Cores/256 Threads(WCCF Tech)

  ・AMD EPYC "Rome", 64-core/128-thtread, 2-way
  ・Intel Xeon "Cascade Lake-AP", 48-core/96-thread, 2-way

この両者のCineBench R15スコアが掲載された。

  ・Rome (128-core/256-thread@1.80GHz):12861 cb
  ・Cascade Lake-AP (96-core/192-thread@2.50GHz):12482 cb

今年は、Intelのガチ冷却仕様の28-core CPUや液体窒素を使用した極冷OC仕様のRyzen Threadripper 2990Xが7000を超え、盛り上がったCineBench R15であるが、一気に12000超までスコアが飛んでいってしまった。ここまで来るとだいぶ異次元の世界である。

ここまでスコアがインフレするとそろそろCPUの性能指標として使いやすい新たなベンチマークが求められる頃合いだろうか?


コメント
この記事へのコメント
161971 
競争っていいもんですねぇ。
2018/11/26(Mon) 23:31 | URL | LGA774 #-[ 編集]
161972 
単純にclock・thread当りのスコアを比較してみるとRomeの方が上回っているね。
2018/11/26(Mon) 23:44 | URL | LGA774 #-[ 編集]
161974 
めっちゃ競ってるな〜
いいね!
2018/11/26(Mon) 23:57 | URL | LGA774 #-[ 編集]
161975 
Cascade Lake-APの48コアは24コアのMCMで約677平方mm×2の2ソケット

対するRomeはI/Oダイが425平方mmとCPUチップレットが72平方mm×8の2ソケット

7nmのコスト増を差し引いてもMCMに最適化したアーキテクチャのRomeの方が
コスパは相当良さそう
2018/11/27(Tue) 00:06 | URL | LGA774 #KfkS430g[ 編集]
161976 
128-core VS 96-core
1.8GHz VS 2.5GHz
ファイッ

って英数字の比率が云々でスパム判定された;;
2018/11/27(Tue) 00:20 | URL | LGA774 #-[ 編集]
161978 
近い性能だけどCascadeLake-APの電力は倍以上になりそう
2018/11/27(Tue) 01:00 | URL | LGA774 #sSHoJftA[ 編集]
161979 
2wayって、2ソケットってことかいな?
2018/11/27(Tue) 01:57 | URL | LGA774 #-[ 編集]
161980 
12861 / (256 * 1.8) = 27.9
12482 / (192 * 2.5) = 26.0

なるほど。両社、だいたい同じくらいの位置にいるのね。AMD が(熱暴走させずに)クロックをあげてくるのが先か、Intel が(性能を維持しつつ)コアを増やすのが先か。
2018/11/27(Tue) 02:09 | URL | LGA774 #-[ 編集]
161982 
ついに(また?)AMDがクロックあたりの性能でintelを追い抜いたか。
ROMEが1コア1GHzあたり約56(四捨五入)でCascade Lake-APが1コア1GHzあたり約52(四捨五入)。

いいぞ!もっとやれAMD!intelも本気出せ!
2018/11/27(Tue) 06:31 | URL | LGA774 #-[ 編集]
161983 
数年前には想像もしなかったレベルの競争ですねw
コンシューマーも活性化して嬉しいけど既に一般的な用途では過剰スペックw
みんなで人工知能クラスターとか始まると面白いかもね
2018/11/27(Tue) 06:58 | URL | LGA774 #-[ 編集]
161987 
1.8GHzってTDPスロットリングなんだろうな
せっかく製造コストかけてたくさんコア載せてるのにもったいない
2018/11/27(Tue) 08:47 | URL | LGA774 #-[ 編集]
161988 
性能は互角だけどワッパはIntelの大敗だろうね
2018/11/27(Tue) 08:59 | URL | LGA774 #-[ 編集]
161989 
計算機科学系の研究者だけど大変有り難い。計算機の性能で実験量変わるからね
2018/11/27(Tue) 10:00 | URL | LGA774 #-[ 編集]
161993 
現行のXeonは24C@2.10GHzでTDP150W、24C@2.70GHzでTDP205W
→CascadeLake-APは確実にTDP300W超(恐らく350Wに近い)

現行のEPYCは32C@2GHzで155W~
→RomeはTDP300W以下(7nm化と低クロック化を踏まえれば250W切りもあり得る)

やっぱり周回遅れのCascadeLakeじゃ相手になりそうもないね


>161980
コア数の多いRomeの方がマルチスレッド処理のオーバーヘッドの影響受けてるはずなのに、
それでもCascadeLakeが負けてるって…
2018/11/27(Tue) 12:27 | URL | LGA774 #-[ 編集]
161994 
製品版のRomeはもうちょいクロック上がるのかな?
2018/11/27(Tue) 13:07 | URL | LGA774 #-[ 編集]
161997 
いいカモフラージュとして利用されてるから当面このベンチは使われるでしょうね。
本当はシングル性能が速いほうが最適化に依存せずいろいろお強いんですけどね。
2018/11/27(Tue) 19:57 | URL | LGA774 #-[ 編集]
162000 
個人で買うにはちと高いだろうけど、個人向けもコア増えてきそうな勢いではあるよな
2018/11/27(Tue) 22:20 | URL | LGA774 #-[ 編集]
162001 
>161997
まぁ確かに、1コアBoostの動作周波数だけでシングルの性能がカモフラージュできてしまう点では時代遅れなベンチかと思う。4Cとか8CのBoostならともかく、今時1コアのシングルなんて測る意味ないしね。
2018/11/28(Wed) 01:45 | URL | LGA774 #-[ 編集]
162002 
>161997
そもそもRomaとかCascadeLakeとかサーバ向けCPUの話ですよ?
シングル性能?なんの話をしてるんですか?
2018/11/28(Wed) 02:08 | URL | LGA774 #-[ 編集]
162003 
RomeのいIPCが向上しているは事実のようだね
AMDの弱点であったIPCがIntelを上回ってるって、特大ニュースでは?
同コア数、同クロックでIntelを上回るって・・・
まーRomeがクロック上げられるかと言う問題だが、コア数落とせば余裕?
現状でも1ソケット性能でAMDが優位に立つことは確実だし

来年は、「AMDの逆襲」だな・・・「Intelの帰還」はあるのか!?
2018/11/28(Wed) 02:41 | URL | LGA774 #-[ 編集]
162005 
新たなってCINEBENCHってIntelPentiumプロセッサー(P5)の頃から既に存在してたベンチマーク。昔から怪しいベンチマークだよ。
2018/11/28(Wed) 12:52 | URL | LGA774 #-[ 編集]
162007 
>161997
シングルスレッド偏重なのもソフトウェアの組み方次第なので、
ここがその潮流が今後変わる起点なのかもしれない
2018/11/28(Wed) 15:14 | URL | LGA774 #-[ 編集]
162010 
今のこのご時世にシングルスレッド重視は流石に
アプリ設計側が時代遅れ過ぎる
2018/11/28(Wed) 18:06 | URL | LGA774 #-[ 編集]
162012 
>161997
コメ見返しなよ
シングル性能もRomaが上
2018/11/28(Wed) 19:55 | URL | LGA774 #-[ 編集]
162014 
IPCとシングル性能を混同している人多い気がする。
RyzenはIPCで言えばBroadwellクラスだったけど追いつきましたね。
Markpapermaster「“手荒な”動作周波数の向上」だそうで
デスクトップ向けも期待できそう。

Cinebenchって綺麗にスケールして(AVX使わない)ベンチマークのお手本みたいなツールだと思ってるけどそう思わない人もいるのか。
2018/11/28(Wed) 20:57 | URL | LGA774 #-[ 編集]
162018 
Romeはメモリ帯域は8chのままなのか?
流石に16chはないとだめっぽいが。
2018/11/28(Wed) 23:22 | URL | LGA774 #-[ 編集]
162020 
>161997
バッチ処理以外で並列化、非同期処理とか工夫もせず1コア偏重で速い汎用コアを求めてしまうような重いプログラムは一般に
『悪いプログラム』、『悪い仕様』、『バグの温床』
のどれかって悪口があるのは大昔から言われてる話なんだけどね?

逆に汎用コアのシングル偏重を最適化面倒臭いからって理由で有難がるのが本当に意味不明
2018/11/29(Thu) 00:56 | URL | LGA774 #-[ 編集]
162021 
なんか、昨日やったカンファレンスではサーバー用、デスクトップ用のintel10nmは前に言ってた2019のホリデーシーズンではなく2020の早い時期に投入するってintelの担当者が言ってたって。
またズルズルだ。
2018/11/29(Thu) 02:13 | URL | LGA774 #-[ 編集]
162023 
Intelの10nmでのサーバー用CPUが2020のアーリーだってさ。
その頃にはどうなってるのかな。
2018/11/29(Thu) 08:39 | URL | LGA774 #-[ 編集]
162024 
>162012
んなわけない。
Cascade Lake-APがコア数3/4でRomeとトータル同等ならコア当たりでは130%以上でなきゃ辻褄が合わん。
2018/11/29(Thu) 09:45 | URL | LGA774 #-[ 編集]
162026 
161997の2行目に反論する人は、ソフトウェア作ったことあるのかと思う。
他の条件を無視できるなら、2.5GHz 4コアより10GHz 1コアの方が楽(開発期間が短くなる)だし、総合的に速いものが作れる。
その点にサーバー用だとか今の潮流とか関係ない。現実として後者が手に入らないから、ソフト屋は我慢しているだけ。
2018/11/29(Thu) 11:29 | URL | LGA774 #-[ 編集]
162028 
まあ14nmのまま何年も前のアーキテクチャの改良で誤魔化し続けていればそりゃね
このままAMDのワンサイドゲームになったらそれはそれでつまらないのでIntelもいい加減盛り返してほしいとこだがさてどうなるか
2018/11/29(Thu) 15:56 | URL | LGA774 #-[ 編集]
162031 
クロック競争でタダ飯喰らい出来てたPentium4とAthlon64時代はもう終わってるんですよ。
2018/11/30(Fri) 02:20 | URL | LGA774 #-[ 編集]
162033 
CINEBENCHはメモリ環境に影響されにくいからなあ。
個人的にはメモリ回り含めた性能がすごく気になるんだけど。特にサーバープロセッサの場合は。
2018/11/30(Fri) 03:42 | URL | LGA774 #-[ 編集]
162034 
>162024
クロック
なので>162014の話になる
2018/11/30(Fri) 05:47 | URL | LGA774 #-[ 編集]
162036 
>162026
ソフトウェアを並列化して性能がリニアに増えないのは困るなぁ。
仮に100GHzの1コアなんてものがあったらI/Oの待ち時間なんかはマルチコアでの全コアのストールに等しい絶望的なロスだよ。
デスクトップならともかく、複数ユーザのサーバでそんな仕様だったら話にならない。
2018/11/30(Fri) 07:54 | URL | LGA774 #-[ 編集]
162037 
>162024
って言っても、Cascadelakeは爆熱覚悟でぶん回してるだけで、
コア・クロックあたりのスコアは明らかに負けてるからなぁ
AMDがIntel並のTDPを許容するか、チップ減らして高クロックに
振ったEPYC(7371みたいな)出せばそれで終了でしょ
2018/11/30(Fri) 10:14 | URL | LGA774 #-[ 編集]
162038 
※162024
"Cinebench"だってコア数増加に伴う処理のオーバーヘッドがあるのに
本当に「コア当たり130%以上」なんて数値が出たら、Intelさんがガン泣きしちゃう…
2018/11/30(Fri) 10:51 | URL | LGA774 #-[ 編集]
162042 
>162026
シングルで最適化せずは楽に作れるが
今のIntelのCPUはシングルでも最適化に依存しまくってる

サイトの処理とか業務の処理とか今でもシングルスレッドの記述だけどコアが欲しいのですよ
1つのプログラムで早さ求めるなら早い1コアが楽だが
複数のリクエストを複数のプログラムで受けるなら遅い複数コアのが楽
同じ性能ならシングルの方が必ず良い訳では無い

とりあえず4*8180より早いCascadeLake-APっておかしくない?
2018/11/30(Fri) 19:00 | URL | LGA774 #sSHoJftA[ 編集]
162043 
>162026
我慢しないで10GHz 1コア用にソフト作ればいいよ

現実的には4GHz 8コアや3.5GHz 16コアが普通に売られているから、それらに最適化したほうが遥かに速いけどね
2018/11/30(Fri) 19:54 | URL | LGA774 #-[ 編集]
162044 
>>162026
確かにいくら時代遅れだからって言ってフルコアで使えるようなソフトウェア開発したところで、オーバーなリソース確保してたり、開発コストが異常に高かったら意味ないからね。
(そんなの作れないわとかは棚上げにして、ソフトウェア開発の視点からのみ見ると)1コア10GHzなCPUのほうがソフトウェア開発は楽。

まぁ、そもそもCascadeLake-APやRomeでは計算量のみを重視するから、シングルスレッド云々とか、ソフト開発コスト云々をいったところでねぇ…
2018/11/30(Fri) 20:02 | URL | LGA774 #-[ 編集]
162049 
ドラゴンボールかよ
2018/12/01(Sat) 00:37 | URL | LGA774 #-[ 編集]
162054 
アホほど速いシングルコアなんか無っ茶苦茶に最適せにゃ全然パフォーマンス出んよ。
メモリ帯域の性能比で言えば末期PenIIIマザーに8700Kを1コアにして載せてるのに近い。レイテンシはもっと悲惨。

>162033
メモリ依存のベンチはメモリ品種も統制しきゃだから、製品が販売異される前にはやりにくいだろうと思う。同一人物が競合他社の試作品をベンチ出来る環境がそもそもアレなやつだし。

2018/12/01(Sat) 09:01 | URL | LGA774 #-[ 編集]
162055 
PenIIIで産総研のMAGIシステム思い出したわ
あのクラスがRome 1CPUで作れる時代になったんだねー
2018/12/01(Sat) 09:08 | URL | LGA774 #-[ 編集]
162056 
162026です。理想述べてるだけで、煽る気はなかったのだけど。

>162043
貴方の方が現実的で正しいと思うし、私もそうしているよ。
ただスレッド分割処理書く作業が減れば、他のことに時間を割けるのにと思ってる。

>162036(と161997?)
シングルコアであってマルチスレッドしないわけじゃないよ。
IO待ちなら他のスレッド処理すればいいし、クロック上げればそれ相応にメモコンなども増やされるべきだと思ってる。
それでもマルチコアの方が有利(電力以外ね)なら、私の不勉強。

シングルコアを疑似マルチに分割はOSに備わっているけど逆はないから、ソフト開発に手間がかかる。
ベンチスコアが同等ならシングル速い方が使い勝手いいですよってのが161997の意図だと思ったのだけど、なんでこんなに彼が反論されるのかなと思ったわけで。
48vs64コアという時点で五十歩百歩感は否めない。
2018/12/01(Sat) 12:37 | URL | LGA774 #-[ 編集]
162062 
AMDはIPCを着実に向上しているところが非常に立派。

消費者的には安くて速くて低消費電力なら10nmだろうが14nmだろうがどうでもいいことなんだけど、skylake以降のintelはIPCの向上もプロセスの抜本的な進化も無いわけで、もっと頑張ってほしいところ。
2018/12/01(Sat) 19:40 | URL | LGA774 #-[ 編集]
162064 
10GHzシングルコアって次世代pentium4のネタ話しだと思ってたら真剣にネタふっててソフト屋ってハード知らないよねって話題を思い出してオランダ式釣り針を思い出した。
2018/12/01(Sat) 20:44 | URL | LGA774 #-[ 編集]
162068 
48コア用のコードが書けるなら64コアの用のコードも書けるし、
シングルなコードしか書けないマヌケなら48コア用のコードは書けない。
マルチスレッド化出来ないようなコードならクロック低い多コアCPU使うこと自体が無駄、
2WAYなら片方に高クロックでコア数少ないCPU載せれば済むからな。
シングル性能必要な処理はそっちに投げときゃいいし。
2018/12/01(Sat) 22:30 | URL | LGA774 #oyV.6EWY[ 編集]
162070 
シングル君は僕腕の無いプログラマーですって
言ってるようにしか見えない
2018/12/02(Sun) 00:36 | URL | LGA774 #-[ 編集]
162077 
>162056
メモリアクセスの並列化って現行技術のコストバランスでは10chくらいまでしかできないし、レイテンシはDDR4の性能を超えることもできないわけよ。コンテキストスイッチしかり。
いろんな制約の中でお互いに最適化されてきた構成に、ひとつだけオーパーツを持ち込んだところでねぇ。
まぁ真っ先にしわ寄せがくるのがソフトウェアなのは間違いないがw
2018/12/02(Sun) 10:02 | URL | LGA774 #-[ 編集]
162081 
cbはシングルチャネルメモリでも大してスコアが落ちないから。
2018/12/02(Sun) 13:14 | URL | LGA774 #-[ 編集]
162123 
そもサーバ用途は「シングルスレッドを同時に動かす」ってワークロードだから、
ソフトの組み方自体がマルチスレッドに最適化してるかどうかはあんまり関係ないよ。

1コア用に書いたコードを同時に100とか200とか動かしたとき、絶対性能が高い方が強い。
さらに言えば消費電力辺りの性能が高いほうがいい。
その意味ではRomeのがいいね。
2018/12/06(Thu) 11:51 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)
URL:
Comment:
Pass:
秘密: 管理者にだけ表示を許可する
 
トラックバック
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/9599-19a72195
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック