北森瓦版 - Northwood Blog (Author : 北森四葉. Since July 10, 2006.)
2nd Gen AMD EPYC Processors Set New Standard for the Modern Datacenter(techPowerUp!)
AMD unveils second-generation Epyc chips(bit-tech.net)
AMD Launches 64-core / 128 Threaded 2nd Gen AMD EPYC Processors(Guru3D)
AMD Unveils 7nm EPYC Rome Processors, up to 64 Cores and 128 Threads for $6,950(Tom's Hardware)
AMD Launches EPYC ‘Rome’ Zen 2 CPUs – Up to 64 Cores for $7K(KitGuru)
AMD、最大64コアになった第2世代EPYCを投入(Impress PC Watch)
AMD,最大64コア128スレッド対応のサーバー向けCPU「EPYC 7002」を発表。Ryzen 3000と同じZen 2コアを採用(4Gamer.net)
(レビュー)
AMD Rome Second Generation EPYC Review: 2x 64-core Benchmarked(AnandTech)
Review: AMD Epyc 7742 2P Rome Server(HEXUS)

8月7日に開催されたローンチイベントで、AMDは第2世代EPYC―“Rome”を発表した。“Rome”は最大64-coreの“Zen 2”を搭載し、CPU chipletは7nmプロセスで製造される。
ローンチイベントではデータセンターパートナーや顧客に“Rome”の持つ性能・先進性が示され、新アーキテクチャと最先端の製造プロセスによる実現された記録的な性能と、Total Cost of Ownership (TCO) の25~50%の削減が、様々なワークロードにおいて可能であることが示された。GoogleとTwitterは第2世代EPYCの採用を発表しており、HPEおよびLenovoも今回のローンチイベントともに新プラットフォームを発表している。


“Rome”ことEPYC 7002 seriesのラインナップは以下の通りである。
 
EPYC 7002 series CPU(7nm / Rome / SocketSP3)
MNコア数
スレッド数
定格周波数
Boost時周波数
キャッシュTDP対応メモリ
EPYC
7742
64-core
128-thread
2.25GHz
Boost 3.40GHz
L3=256MB225W8ch DDR4
-3200
'19/8/7
$6950
EPYC
7702
64-core
128-thread
2.00GHz
Boost 3.35GHz
L3=256MB200W8ch DDR4
-3200
'19/8/7
$6450
EPYC
7702P
64-core
128-thread
2.00GHz
Boost 3.35GHz
L3=256MB200W8ch DDR4
-3200
'19/8/7
$4425
EPYC
7642
48-core
96-thread
2.30GHz
Boost 3.30GHz
L3=256MB225W8ch DDR4
-3200
'19/8/7
$4775
EPYC
7552
48-core
96-thread
2.20GHz
Boost 3.30GHz
L3=192MB200W8ch DDR4
-3200
'19/8/7
$4025
EPYC
7542
32-core
64-thread
2.90GHz
Boost 3.40GHz
L3=128MB225W8ch DDR4
-3200
'19/8/7
$3400
EPYC
7502
32-core
64-thread
2.50GHz
Boost 3.35GHz
L3=128MB180W8ch DDR4
-3200
'19/8/7
$2600
EPYC
7502P
32-core
64-thread
2.50GHz
Boost 3.35GHz
L3=128MB180W8ch DDR4
-3200
'19/8/7
$2300
EPYC
7452
32-core
64-thread
2.35GHz
Boost 3.35GHz
L3=128MB155W8ch DDR4
-3200
'19/8/7
$2025
EPYC
7402
24-core
48-thread
2.80GHz
Boost 3.35GHz
L3=128MB180W8ch DDR4
-3200
'19/8/7
$1783
EPYC
7402P
24-core
48-thread
2.80GHz
Boost 3.35GHz
L3=128MB180W8ch DDR4
-3200
'19/8/7
$1250
EPYC
7352
24-core
48-thread
2.30GHz
Boost 3.20GHz
L3=128MB155W8ch DDR4
-3200
'19/8/7
$1350
EPYC
7302
16-core
32-thread
3.00GHz
Boost 3.30GHz
L3=128MB155W8ch DDR4
-3200
'19/8/7
$978
EPYC
7302P
16-core
32-thread
3.00GHz
Boost 3.30GHz
L3=128MB155W8ch DDR4
-3200
'19/8/7
$825
EPYC
7282
16-core
32-thread
2.80GHz
Boost 3.20GHz
L3=64MB120W8ch DDR4
-3200
'19/8/7
$978
EPYC
7272
12-core
24-thread
2.90GHz
Boost 3.20GHz
L3=64MB120W8ch DDR4
-3200
'19/8/7
$650
EPYC
7262
8-core
16-thread
3.20GHz
Boost 3.40GHz
L3=128MB155W8ch DDR4
-3200
'19/8/7
$575
EPYC
7252
8-core
16-thread
3.10GHz
Boost 3.20GHz
L3=64MB120W8ch DDR4
-3200
'19/8/7
$475
EPYC
7232P
8-core
16-thread
3.10GHz
Boost 3.20GHz
L3=64MB120W8ch DDR4
-3200
'19/8/7
$450


第1世代と同様に末尾“P”のモデルは1-way専用モデルで、それ以外は2-wayまで対応する。また全てのモデルがI/OとしてPCI-Express 4.0を128レーン備える。
“Naples”―EPYC 7001で使用していた既存のSocketSP3マザーにおいてもBIOS updateにより“Rome”に対応できるが、PCI-Express 4.0の機能を生かす場合は“Rome”に向けたマザーボードが必要となる(SocketAM4における“Zen 2”の場合と同様)。
メモリは全モデル8ch DDR4-3200対応で、Socket当たり最大4TBを搭載できる。

既報の通り、“Rome”(EPYC 7002)は“Naples”(EPYC 7001)と構成が劇的に変更されている。“Naples”は4-core×2 CCXの8-coreのCPUと2chメモリコントローラ・32レーンのPCI-Express 3.0等のI/Oを備えたダイを4つ搭載することにより32-coreを実現した。“Rome”は7nmのCPU dieと14nmのI/O dieに分離され、CPU dieには“Zen 2”世代の4-core×2 CCXの8-coreのCPUコアが、そしてI/O dieには128レーンのPCI-Express 4.0や8chのメモリコントローラ等のI/Oが全て集約される。CPU dieとI/O dieはinfinity fabricで接続される。もちろんCPUコアは“Zen 2”に進化しているので、“Zen”→“Zen 2”で行われた改良も備わっており、コア数の向上だけでなく、IPCの向上も図られている。

2-way構成時は“Rome”が有する128の高速I/Oのうち、64レーン分を用いて2つのCPUを構成するのは前世代同様である。故に、2-way構成時のPCI-Express 4.0レーン数も基本的には128レーンとなる模様だ(厳密に言うとPCI-Expressレーンは130本で、1本はWHFLとしてAST2500との接続に使い、もう1本も同様にWHFLとして2-way構成時にもう片方のCPUと接続する)。
第1世代とは接続法が異なるという情報あり。確認でき次第追記予定。

2 socket時は162レーンのPCI-Express 4.0をサポートする。第1世代と異なり、Socket間接続のための独立した高速I/Oを有しているといる模様で、発表時に提示された“Hybrid Multi-die Desigen in Action”というスライドに描かれている4ユニットの2× 18Gbps SerDesがそれに該当する。第1世代―“Naples”ではPCI-Express 3.0レーンと共用のSerDesで9.6Gbpsの転送レート、第2世代―“Rome”では“Napels”と同じマザーで10.7Gbps、“Rome”向けの新マザーであれば18Gbpsとなる。

“Rome”は2-way時に使用できるPCI-Expressレーン数が162レーン(“Naples”は128レーン)に増加していることは、AMDの公式資料からも確認できた(“EPYC 7002 series I/O sucsystem”より)が、128レーン×2の256レーンを丸々使えるわけではないあたり、PCI-Express 4.0とI/O間接続に何かしらの関係性はありそうなのだが、そこまで詳しく言及した資料・メディアは今のところ見当たらない(2-way時は1 CPUあたり81レーンとなるのだろうか??)。

流石にこれを個人で導入するユーザーはかなりの強者に限られるであろうが、“Rome”をベースとした製品でもう少し自作PCユーザーに近い存在となるであろう製品がRyzen Threadripper 3000 seriesとなるだろう。コア数は48とも64とも言われ、またI/Oは一部制限(4ch DDR4対応・PCI-Express 4.0 64レーン)されるが、基本的には“Rome”をベースとした製品として登場することになるはずだ(CPU chipletの数は製品に応じて増減、I/O dieは“Rome”のそれをそのまま使用し、一部の機能を無効化することになるだろう)。



コメント
この記事へのコメント
165639 
下位でもあのクソでかI/Oチップがフルに使えるならば
自作でもぶち込む人はそこそこにいそうだと思うの
クロックが低いのでゲームは不向きかもしれませんが
8chメモリは制作系にはめっちゃ強いのでは?
2019/08/09(Fri) 09:45 | URL | LGA774 #-[ 編集]
165640 
最上位のEPYCより28コアxeon platinamより安いのすごい
2019/08/09(Fri) 15:48 | URL | LGA774 #-[ 編集]
165642 
うーん、恐ろしいラインナップだ
ついでにembededの方も知りたいな
3280のファイル鯖をそろそろ更改したい
2019/08/09(Fri) 21:21 | URL | LGA774 #-[ 編集]
165643 
https://www.amd.com/en/products/cpu/amd-epyc-7232p

L3キャッシュは 32MBですね
単価自体はRyzen3000と大して変わらないようですが
クロックが低いのとメインボードが高そうなので
一般人はRyzen3000かスリッパ町しかないですね
2019/08/09(Fri) 21:46 | URL | LGA774 #-[ 編集]
165645 
近年は世代毎にコアを倍ずつ拡大して確かにすごいけど、実現できる最大性能とボリュームラインの境目が広すぎて自分の環境に適した製品を見つけるのが難しくなってきましたね
高価格もそうですが今の性能で問題なければ壊れるまで使う原因になり、そして古いシステムのハッキングによってますます世界のインフラが混乱していくんでしょうね・・・
コアそのものの消費電力とアイドル時周波数の問題も大きくなってきたから、稼働中に不要なコアの電流を止めるといったような根本的な対策もお願いします
2019/08/10(Sat) 01:39 | URL | LGA774 #-[ 編集]
165647 
Zen2というかRyzen3000は少なくとも不要なコアは停止になってるし
コアそのものの電力はそこらのノートやIcelakeの出てきてる情報よりは低いみたいだけどね

不要みたいなのは無茶しすぎて色々おかしくなってるXeonの方に言うべきだと思う
2019/08/10(Sat) 05:18 | URL | LGA774 #sSHoJftA[ 編集]
165655 
これは本当にすごいことだ
2ソケットEPYCで128coreにすると
4ソケットXeonでもスペック見劣りするから
Xeon Gold以下は全て対抗値下げせざるを得ない
2019/08/11(Sun) 00:43 | URL | LGA774 #-[ 編集]
165658 
EPYCでI/O dieの性能アップされて
これがZen3に反映されて~と
エンドレスにI/O dieが良くなっていくことに期待。
2019/08/11(Sun) 07:18 | URL | LGA774 #-[ 編集]
165695 
鬼みたいに値段が高い液浸7nmでよくこんなに価格を下げたもんだな・・・
この調子だとZen3は4000ドルで64コアかな?
2019/08/12(Mon) 20:25 | URL | LGA774 #-[ 編集]
165816 
>(2-way時は1 CPUあたり81レーンとなるのだろうか??)

xGMI(2P 間接続) に 16 lane x 3 (or 4) を使うようです。
ので、残りが 80 lane + 1 lane (for BMC) = 81 lane。
2019/08/20(Tue) 21:08 | URL | LGA774 #AIlHpmOk[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)
URL:
Comment:
Pass:
秘密: 管理者にだけ表示を許可する
 
トラックバック
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/9896-8d0b4241
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック