北森瓦版 - Northwood Blog (Author : 北森四葉. Since July 10, 2006.)
Intel's Tiger Lake Growls: 10nm Chip Packs 50 Percent More L3 Cache and AVX-512(Tom's Hardware)
Tiger Lake specs spotted(Fudzilla)

TwitterのInstLatX64(@InstLatX64)氏の投稿によると、“Tieger Lake-U”はL3 cacheが増量され、12MBになるという。“Tiger Lake-U”は4-coreとなるため、コアあたり3MBのL3 cacheを搭載することになる。

また“Tiger Lake-U”が4-core/8-threadであること、現在姿を現しているEngineering Sampleが3.40GHzまで動作することが明らかにされたが、あくまでも製品化前のものであることには留意すべきである。
 
命令セット周りの変更もあるらしい。InstLatX64氏は“all AVX512”と記載している。しかし、AVX512_bfは有していないように見える。これはbfloat16をサポートする次世代Xeon―“Cooper Lake”がサポートするものである。



CPU family 6, model 140が“Tiger Lake”となるのだろうか。
model nalmeは毎度おなじみGenuine Intel(R) CPU 0000 @ 1.00GHzでES品であることがこれからもわかる。
CPU MHzは3409.653MHzとなっており、Boost時の最大周波数がこれということだろう。
そしてその下が問題のcache sizeであるが12288KBとなっている(つまり12MB)。そしてその4つ下のCPU coresの項目が“4”とはっきりと表示されているため、決してコア数が増えたために増加したわけではないことがわかる。意地の悪い見方をしてこの12MBという数字がL2+L3 cacheの合計じゃないかと無理矢理な解釈をしても、“Sunny Cove”のL2=512KB/core+L3=2MB/coreではどうやっても10MBにしかならず、L2=1MB/core+L3 2MB/coreないしは、L2=512KB/core+L3=2.5MB/coreにしなければL2+L3 cacheの合計でも12MBを達成することは出来ず、どちらにしろ“Sunny Cove”から“Willow Cove”でもCache構成の変化が起きることになる(・・・ぐだぐだ言いましたが普通にL3=12MBという見方でいいと思いますし、以降はL3=12MB=3MB/core×4という認識で書いていきます)。

ここで思い出したいのが“Sunny Cove”、“Willow Cove”、“Golden Cove”の名前が明らかになった“CPU Core Roadmap”と題されたIntelの公式スライドである。

“Sunny Cove”はSingle-thread performanceの向上、新たなISA、Scalabilityの向上が謳われている。
その次の“Willow Cove”はCacheの再設計、新しいトランジスタ最適化、セキュリティ機能が挙げられている。
そしてその次の“Golden Cove”になると再びSingle-thread performanceの向上が挙がり、加えてAI性能やネットワーク/5G性能、セキュリティ機能などの項目が並ぶ。

“Tiger Lake”世代は“Willow Cove”世代のCPUコアになるというのが大勢の見方(たまに“Sunny Cove”だろうと書いてるところもある)であるが、今回L3 cache容量が2MB/core→3MB/coreとなったことは、まさに“Willow Cove”の掲げる「Cacheの再設計」に合致する。

そしてAVX512関連命令の新たな追加・・・であるが、正直関連する命令が多すぎて正直どれがどれだか・・・。

InstLatX64氏の当該ツイートについているリプライを見るとどのProcessorがどこまでのAVX512命令を持っているかをわかりやすく図にしている方がいる。

基本となるのが“Skylake-X”であり、ここからいろいろと追加が行われるもようで、以下のような関係となるようだ(思い切りざっくりと書いてしまったが実際はもっと複雑っぽい)

CPU coreAVX512 instruction set
Skylake-SPAVX512F, AVX512CD, AVX512BW, AVX512DQ, AVX512VL
Cascade Lake-SPSkylake-SP+AVX512_VNNI
Cooper Lake-SPCascade Lake+AVX512_BF16
Cannon LakeSkylake-SP+AVX512_VBMI, AVX512_IFMA
Ice LakeCannon Lake+AVX512_VNNI, AVX512_VBMI2, AVX512_BITALG, AVX512_VPOPCNTDQ, AVX512_GFNI, AVX512_VPCLMULQDQ, AVX512_VAES
Tiger LakeIce Lake+AVX512_VP2INTERSECT


当該の画像を確認してみると、少なくとも“Ice Lake”相当が備えているとされている命令はすべて備えているように見える。一方でAVX_512BF16は探しても見つからない。またAVX512_VP2INTERSECTと呼ばれるものも見つからないのだが、ひょっとしたら見落としているだけかもしれないので、確認してみて欲しい。

・・・ちなみにLinuxのドライバだのの中身を除いていると“Tiger Lake 8+1”なるものが見つかるそうな(Mobile向けにであると言われているのは“Tiger Lake 4+2”)。キャンセルされた“Tiger Lake-S/-H”の残骸だろうとみられているが・・・何かの間違いで出てきたりしないだろうか?(“Rocket Lake-S/-H”が出るから非常に可能性が低いことはわかってはいるのだが)。


もっと余談。
・・・“Ice Lake”のCPUコアは“Sunny Cove”と呼ばれるのは周知の通りだが、“Cannon Lake”のCPUコアにも“~Cove”の名があり、その名も“Palm Cove”だったそうだ。“~Cove”の系列が“Sunny Cove”が最初かと思っていたらこんな情報が飛び込んできたので、ますます“Cannon Lake”の不遇っぷりに磨きがかかってしまったようである。完全にキャンセルされて全く世に出回らなかったならまだしも、中途半端にCore i3 8121Uとして性能を半分以上封じられた状態で出てきたものだから、余計に救われない子になってしまった。


コメント
この記事へのコメント
166201 
>>AVX512命令を持っているかをわかりやすく図にしている方がいる。
ソフトウェア開発者「もうやだこの命令セット」
2019/09/17(Tue) 23:04 | URL | LGA774 #-[ 編集]
166202 
cannonを追悼しましょう
2019/09/17(Tue) 23:16 | URL | LGA774 #-[ 編集]
166209 
ちょっと小出しすぎだよな >AVX512 instruction set

昔はSSE対応で丸ごとbinaryを分けてるのもあったけど
これだとプログラム中で一個ずつCPUのフラグを確認してから実行してく感じか
2019/09/18(Wed) 08:13 | URL | LGA774 #-[ 編集]
166213 
手のひらに乗るカノン砲・・・
なんか弱そう
2019/09/18(Wed) 10:22 | URL | LGA774 #-[ 編集]
166215 
10nm++で今よりはクロックも向上するだろうしIPCも数%は向上するはず
なんとかデスクトップ向けに出せないものですかね
2019/09/18(Wed) 10:45 | URL | LGA774 #EBUSheBA[ 編集]
166217 
ES品だからなのかIceLake-Uのi5 1035G1にも劣る周波数……。
いくら10nmが回らないとはいえ出来る範囲での改良は加えるだろうし、製品版では少しでも上がる事を期待。
あとは新型GPUがどれほどの物になるか。
2019/09/18(Wed) 12:31 | URL | LGA774 #-[ 編集]
166221 
現状、AVX512は満足に使われていないようなので、コンシューマ向けのCPUに積むことにどれほどの意義があるか疑問ですね。
そのせいで発熱も増えているみたいですし。
2019/09/18(Wed) 14:30 | URL | LGA774 #-[ 編集]
166223 
そういえばCannon Lakeのダイ写真ってまだ見当たらないね

GPUが含まれてるのか?EU数は?
AVX-512の実行ユニットはどうなってるのか?
パフォーマンスは?

興味が尽きないね
2019/09/18(Wed) 18:59 | URL | LGA774 #-[ 編集]
166227 
供養としてcannonを買ってきた北森さんはpcマニアの鏡ですな・・・
2019/09/18(Wed) 23:32 | URL | LGA774 #-[ 編集]
166403 
Tiger LakeはどうもAVX512_BF16はサポートしていないみたいですね。
Cooper Lake-SPのAVX512はAVX512_BF16の追加ではなく一から作り直したらしいですから単に間に合わなかったのかも知れません。
Nervana NNP-L1000 ASICおよびAgilex FPGAはBF16をサポートしています
2019/09/30(Mon) 16:53 | URL | LGA774 #-[ 編集]
コメントを投稿する(投稿されたコメントは承認後表示されます)
URL:
Comment:
Pass:
秘密: 管理者にだけ表示を許可する
 
トラックバック
この記事のトラックバックURL
https://northwood.blog.fc2.com/tb.php/9949-4881cc9a
この記事にトラックバックする(FC2ブログユーザー)
この記事へのトラックバック